本發(fā)明涉及電源設(shè)計(jì)領(lǐng)域，特別涉及一種低壓差線性穩(wěn)壓器。

背景技術(shù)：

低壓差線性穩(wěn)壓器(ldo，lowdropoutregulator)是一種線性穩(wěn)壓器，它具有如低成本、低噪音、靜態(tài)電流小等諸多優(yōu)點(diǎn)，而且低壓差線性穩(wěn)壓器的外圍電路較少，通常只需要一至兩個(gè)旁路電容，簡(jiǎn)單易用。此外，低壓差線性穩(wěn)壓器的輸出級(jí)通常包括一個(gè)旁路器件，也可以稱(chēng)為過(guò)壓功率器件，所述過(guò)壓功率器件一般使用工作在線性區(qū)域的雙極性晶體管或mos晶體管，從輸入電壓中減去一定的電壓，并產(chǎn)生經(jīng)過(guò)調(diào)節(jié)的輸出電壓。以正輸出的低壓差線性穩(wěn)壓器為例，其過(guò)壓功率器件通常采用pnp晶體管或pmos晶體管。這種晶體管允許飽和，所述低壓差線性穩(wěn)壓器的輸出電壓相比起輸入電壓的壓降可以非常低，通常為200mv左右，因此，所述低壓差線性穩(wěn)壓器可以達(dá)到很高的效率。

如圖1所示，現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器100包括：誤差放大單元101、反饋單元102和過(guò)壓功率器件103。由于所述過(guò)壓功率器件103存在的寄生電容，在電源線上存在的任何電干擾將很容易被連接到所述低壓差線性穩(wěn)壓器100的輸出端。因此，在電源上電的瞬間，電源電壓的急劇上升會(huì)導(dǎo)致所述低壓差線性穩(wěn)壓器100的輸出端出現(xiàn)浪涌電壓，所述浪涌電壓是一種超出正常工作電壓、持續(xù)時(shí)間通過(guò)為納秒或微秒級(jí)的脈沖電壓。當(dāng)所述浪涌電壓的瞬態(tài)電壓過(guò)高時(shí)，與所述低壓差線性穩(wěn)壓器100的輸出端相連的電路不可避免地會(huì)受到影響甚至損壞。

現(xiàn)有技術(shù)中，為了避免所述電源電壓的急劇增加，通常在所述低壓差線性穩(wěn)壓器100的電源和地之間設(shè)置去耦電容，但是，所述去耦電容并不能從根本上消除所述浪涌電壓。

因此，現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器在上電瞬間會(huì)輸出較大的浪涌電壓這一問(wèn)題亟待解決。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問(wèn)題現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器在上電瞬間會(huì)輸出較大的浪涌電壓。

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供一種低壓差線性穩(wěn)壓器，包括：誤差放大單元、反饋單元和過(guò)壓功率器件；其中，

所述誤差放大單元的第一輸入端輸入?yún)⒖茧妷盒盘?hào)，所述誤差放大單元的第二輸入端連接所述反饋單元的第一端，所述誤差放大單元的輸出端連接所述過(guò)壓功率器件的第一端；

所述過(guò)壓功率器件的第二端連接電源，所述過(guò)壓功率器件的第三端連接所述反饋單元的第二端；

所述反饋單元的第三端接地，所述反饋單元的第二端作為所述低壓差線性穩(wěn)壓器的輸出端；

所述低壓差線性穩(wěn)壓器還包括：

電壓檢測(cè)電路，所述電壓檢測(cè)電路的第一端連接電源，所述電壓檢測(cè)電路的第二端接地，所述電壓檢測(cè)電路適于對(duì)所述電源的電壓進(jìn)行檢測(cè)以產(chǎn)生檢測(cè)信號(hào)，所述檢測(cè)信號(hào)經(jīng)由所述電壓檢測(cè)電路的第三端輸出；

第一控制電路，所述第一控制電路的第一端接收控制信號(hào)，所述第一控制電路的第二端連接所述電壓檢測(cè)電路，所述第一控制電路的第三端接地，所述第一控制電路根據(jù)所述控制信號(hào)對(duì)所述電壓檢測(cè)電路輸出的檢測(cè)信號(hào)進(jìn)行控制，以使得在電源上電后的預(yù)設(shè)時(shí)間段內(nèi)，所述檢測(cè)信號(hào)為第一邏輯電平，在所述預(yù)設(shè)時(shí)間段之后，所述檢測(cè)信號(hào)為不同于所述第一邏輯電平的第二邏輯電平；

第二控制電路，適于根據(jù)所述檢測(cè)信號(hào)控制所述過(guò)壓功率器件，響應(yīng)于所述檢測(cè)信號(hào)為第一邏輯電平，所述第二控制電路控制所述過(guò)壓功率器件關(guān)斷，響應(yīng)于所述檢測(cè)信號(hào)為第二邏輯電平，所述第二控制電路解除對(duì)所述過(guò)壓功率器件的控制。

可選的，所述電壓檢測(cè)電路包括：互相串聯(lián)的電容單元和阻性負(fù)載單元； 其中，

所述電容單元的第一端連接電源，所述電容單元的第二端連接所述阻性負(fù)載單元的第一端；

所述阻性負(fù)載單元的第二端連接地；

其中，所述電容單元的第二端輸出所述檢測(cè)信號(hào)。

可選的，所述電容單元包括：

第一電容，其第一端和第二端分別作為所述電容單元的第一端和第二端。

可選的，所述阻性負(fù)載單元包括：一個(gè)或多個(gè)串聯(lián)的阻性元件。

可選的，所述阻性元件為pmos晶體管。

可選的，所述阻性負(fù)載單元包括：第一pmos晶體管和第二pmos晶體管；其中，

所述第一pmos晶體管的柵極分別連接所述第二pmos晶體管的柵極和漏極并接地；

所述第一pmos晶體管的漏極連接所述第二pmos晶體管的源極；

所述第一pmos晶體管的源極連接所述電容單元的第二端。

可選的，所述第一控制電路包括：

第一nmos晶體管，其柵極輸入所述控制信號(hào)，其漏極連接所述電容單元的第二端，其源極接地。

可選的，所述第二控制電路包括：

邏輯門(mén)單元，所述邏輯門(mén)單元的第一輸入端連接所述電容單元的第二端以接收所述檢測(cè)信號(hào)，所述邏輯門(mén)單元的第二輸入端連接電源，所述邏輯門(mén)單元對(duì)所述檢測(cè)信號(hào)和電源電壓進(jìn)行邏輯運(yùn)算，得到的第一邏輯運(yùn)算結(jié)果經(jīng)由所述邏輯門(mén)單元的第一輸出端輸出；

第三控制電路，分別連接所述邏輯門(mén)單元的第一輸出端和所述過(guò)壓功率器件的第一端，所述第三控制電路根據(jù)所述第一邏輯運(yùn)算結(jié)果對(duì)所述過(guò)壓功率器件進(jìn)行控制。

可選的，所述邏輯門(mén)單元包括：

第一反相器，所述第一反相器的輸入端連接所述電容單元的第二端；

第二反相器，所述第二反相器的輸入端輸入低電平；

與非門(mén)，所述與非門(mén)的第一輸入端連接所述第一反相器的輸出端，所述與非門(mén)的第二輸入端連接所述第二反相器的輸出端；

第三反相器，所述第三反相器的輸入端連接所述與非門(mén)的輸出端，所述第三反相器的輸出端連接所述第三控制電路。

可選的，所述第三控制電路包括：

第三pmos晶體管，其柵極連接所述邏輯門(mén)單元的第一輸出端，其源極連接電源，其漏極連接所述過(guò)壓功率器件的第一端。

可選的，所述邏輯門(mén)單元還通過(guò)邏輯計(jì)算得到第二邏輯運(yùn)算結(jié)果，所述第二邏輯運(yùn)算結(jié)果與所述第一邏輯運(yùn)算結(jié)果反相并經(jīng)由所述邏輯門(mén)單元的第二輸出端輸出，所述低壓差線性穩(wěn)壓器還包括：

第四控制電路，分別連接所述邏輯門(mén)單元的第二輸出端和所述過(guò)壓功率器件的第三端，響應(yīng)于所述檢測(cè)信號(hào)為第一邏輯電平，所述第二邏輯運(yùn)算結(jié)果控制所述第四控制電路將所述過(guò)壓功率器件的第三端接地。

可選的，所述第四控制電路包括：

第二nmos晶體管，其柵極連接所述邏輯門(mén)單元的第二輸出端，其源極接地，其漏極連接所述過(guò)壓功率器件的第三端。

可選的，所述反饋單元包括：第一電阻和第二電阻；其中，

所述第一電阻的第一端對(duì)應(yīng)所述反饋單元的第二端；

所述第一電阻的第二端連接所述第二電阻的第一端，并對(duì)應(yīng)所述反饋單元的第一端；

所述第二電阻的第二端對(duì)應(yīng)所述反饋單元的第三端。

可選的，所述過(guò)壓功率器件包括：

第四pmos晶體管，所述第四pmos晶體管的柵極、源極和漏極分別對(duì) 應(yīng)所述過(guò)壓功率器件的第一端、第二端和第三端。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果：

本發(fā)明實(shí)施例的低壓差線性穩(wěn)壓器包括：誤差放大單元、反饋單元、過(guò)壓功率器件、電壓檢測(cè)電路、第一控制電路和第二控制電路。所述電壓檢測(cè)電路適于在電源上電時(shí)檢測(cè)電源電壓以產(chǎn)生檢測(cè)信號(hào)，所述檢測(cè)信號(hào)經(jīng)由所述電壓檢測(cè)電路輸出；所述第一控制電路適于根據(jù)控制信號(hào)控制所述檢測(cè)信號(hào)，使得在電源上電后的預(yù)設(shè)時(shí)間段內(nèi)，所述檢測(cè)信號(hào)為第一邏輯電平，在所述預(yù)設(shè)時(shí)間段后，所述檢測(cè)信號(hào)為不同于所述第一邏輯電平的第二邏輯電平；所述第二控制電路適于根據(jù)所述檢測(cè)信號(hào)控制所述過(guò)壓功率器件，響應(yīng)于所述檢測(cè)信號(hào)為第一邏輯電平，所述第二控制電路控制所述過(guò)壓功率器件關(guān)斷，所述過(guò)壓功率器件的輸出端即所述低壓差線性穩(wěn)壓器的輸出端電壓被下拉且輸出電壓為零，經(jīng)過(guò)所述預(yù)設(shè)時(shí)間段后的延遲，響應(yīng)于所述檢測(cè)信號(hào)為第二邏輯電平，所述第二控制電路解除對(duì)所述過(guò)壓功率器件的控制，所述過(guò)壓功率器件導(dǎo)通，使所述低壓差線性穩(wěn)壓器穩(wěn)定輸出。本發(fā)明實(shí)施例通過(guò)在電源電壓上電的瞬間關(guān)斷過(guò)壓功率器件，以此來(lái)避免輸出端出現(xiàn)浪涌電壓。

進(jìn)一步而言，本發(fā)明實(shí)施例還可以在電源電壓上電的瞬間，通過(guò)下拉所述低壓差線性穩(wěn)壓器的輸出電壓，待電源穩(wěn)定輸出時(shí)使所述低壓差線性穩(wěn)壓器穩(wěn)定輸出。雖然所述低壓差線性穩(wěn)壓器的電壓正常輸出有所延遲，但是本發(fā)明實(shí)施例可有效抑制低壓差線性穩(wěn)壓器輸出的浪涌電壓，對(duì)與低壓差線性穩(wěn)壓器的輸出端相連的電路進(jìn)行保護(hù)。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)的一種低壓差線性穩(wěn)壓器的示意性框圖；

圖2是本發(fā)明實(shí)施例低壓差線性穩(wěn)壓器的示意性框圖；

圖3是本發(fā)明實(shí)施例低壓差線性穩(wěn)壓器的電路圖；

圖4是現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器輸出端在上電瞬間的信號(hào)仿真圖；

圖5是本發(fā)明實(shí)施例低壓差線性穩(wěn)壓器輸出端在上電瞬間的信號(hào)仿真圖。

具體實(shí)施方式

如背景技術(shù)部分所述，現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器在上電瞬間會(huì)輸出較大的浪涌電壓。

本發(fā)明的目的是減少電壓浪涌，以避免電路損壞。

圖2是本發(fā)明實(shí)施例低壓差線性穩(wěn)壓器的示意性框圖。

如圖2所示，本發(fā)明實(shí)施例提出一種低壓差線性穩(wěn)壓器200以抑制如背景部分所述的在上電瞬間輸出的浪涌電壓；所述低壓差線性穩(wěn)壓器200可以包括：誤差放大單元101、反饋單元102和過(guò)壓功率器件103；其中，

所述誤差放大單元101的第一輸入端輸入?yún)⒖茧妷盒盘?hào)，所述誤差放大單元101的第二輸入端連接所述反饋單元102的第一端，所述誤差放大單元101的輸出端連接所述過(guò)壓功率器件103的第一端；

所述過(guò)壓功率器件103的第二端連接電源，所述過(guò)壓功率器件103的第三端連接所述反饋單元102的第二端；

所述反饋單元102的第三端接地，所述反饋單元102的第二端作為所述低壓差線性穩(wěn)壓器的輸出端。

所述低壓差線性穩(wěn)壓器還可以包括：

電壓檢測(cè)電路104，所述電壓檢測(cè)電路104的第一端連接電源，所述電壓檢測(cè)電路104的第二端接地，所述電壓檢測(cè)電路104適于對(duì)所述電源的電壓進(jìn)行檢測(cè)以產(chǎn)生檢測(cè)信號(hào)，所述檢測(cè)信號(hào)經(jīng)由所述電壓檢測(cè)電路104的第三端輸出。

第一控制電路105，所述第一控制電路105的第一端接收控制信號(hào)，所述第一控制電路105的第二端連接所述電壓檢測(cè)電路104，所述第一控制電路105的第三端接地，所述第一控制電路105根據(jù)所述控制信號(hào)對(duì)所述電壓檢測(cè)電路104輸出的檢測(cè)信號(hào)進(jìn)行控制，以使得在電源上電后的預(yù)設(shè)時(shí)間段內(nèi)，所述檢測(cè)信號(hào)為第一邏輯電平，在所述預(yù)設(shè)時(shí)間段之后，所述檢測(cè)信號(hào)為不同于所述第一邏輯電平的第二邏輯電平。在本實(shí)施例中，所述預(yù)設(shè)時(shí)間段可以對(duì)應(yīng)于電源上電的瞬間，所述預(yù)設(shè)時(shí)間段后可以對(duì)應(yīng)于電源電壓正常輸出。作為一個(gè)非限制性的例子，所述第一邏輯電平可以為高電平，所述第二邏輯 電平可以為低電平。需要說(shuō)明的是，本文中的“高電平”和“地電平”是相對(duì)的邏輯電平，其具體電壓范圍并不做限定。

第二控制電路106，適于根據(jù)所述檢測(cè)信號(hào)控制所述過(guò)壓功率器件103，響應(yīng)于所述檢測(cè)信號(hào)為第一邏輯電平，所述第二控制電路106控制所述過(guò)壓功率器件103關(guān)斷，所述過(guò)壓功率器件103的輸出端即所述低壓差線性穩(wěn)壓器200的輸出端電壓被下拉且輸出電壓為零，經(jīng)過(guò)所述預(yù)設(shè)時(shí)間段后的延遲，響應(yīng)于所述檢測(cè)信號(hào)為第二邏輯電平，所述第二控制電路106解除對(duì)所述過(guò)壓功率器件103的控制，使得所述過(guò)壓功率器件103的導(dǎo)通和關(guān)斷由誤差放大單元101控制，使所述低壓差線性穩(wěn)壓器200穩(wěn)定輸出。

需要說(shuō)明的是，所述參考電壓信號(hào)可以來(lái)自于帶隙電壓基準(zhǔn)(圖中未示出)的輸出端；所述控制信號(hào)也可以來(lái)自于所述帶隙電壓基準(zhǔn)的輸出端，還可以來(lái)自于所述誤差放大單元的101的輸出端；本實(shí)施例優(yōu)選所述帶隙電壓基準(zhǔn)的輸出端作為所述控制信號(hào)的來(lái)源。

因此，本發(fā)明實(shí)施例通過(guò)檢測(cè)電源電壓上電的瞬間，下拉所述低壓差線性穩(wěn)壓器的輸出電壓，待電源穩(wěn)定輸出時(shí)使所述低壓差線性穩(wěn)壓器穩(wěn)定輸出，雖然所述低壓差線性穩(wěn)壓器的電壓正常輸出有所延遲，但是本發(fā)明實(shí)施例可有效抑制低壓差線性穩(wěn)壓器輸出的浪涌電壓，對(duì)與低壓差線性穩(wěn)壓器的輸出端相連的電路進(jìn)行保護(hù)。

為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。

圖3是本發(fā)明實(shí)施例低壓差線性穩(wěn)壓器的電路圖。

結(jié)合圖2和圖3，在本發(fā)明實(shí)施例中，所述電壓檢測(cè)電路104可以包括：互相串聯(lián)的電容單元(圖中未示出)和阻性負(fù)載單元(圖中未示出)；其中，

所述電容單元的第一端連接電源，所述電容單元的第二端連接所述阻性負(fù)載單元的第一端；所述阻性負(fù)載單元的第二端連接地；

所述電容單元的第二端輸出所述檢測(cè)信號(hào)。

本發(fā)明實(shí)施例采用所述電容單元和所述阻性負(fù)載單元以輸出所述檢測(cè)信 號(hào)，當(dāng)電源上電的瞬間，電源會(huì)通過(guò)所述電容單元和所述阻性負(fù)載單元對(duì)所述電壓檢測(cè)電路104的輸出端充電以使其電壓抬高至高電平，但是本實(shí)施例并不對(duì)所述電壓檢測(cè)電路104做特殊限制。

在具體實(shí)施中，所述電容單元可以包括：第一電容c1，其第一端和第二端分別作為所述電容單元的第一端和第二端；所述電容單元還可以為任何容性負(fù)載，可以包括一個(gè)電子元件或多個(gè)電子元件的組合。

在具體實(shí)施中，所述阻性負(fù)載單元可以包括：一個(gè)或多個(gè)串聯(lián)的阻性元件。

所述阻性元件可以為pmos晶體管。

具體地，所述阻性負(fù)載單元可以包括：第一pmos晶體管mp1和第二pmos晶體管mp2。

其中，所述第一pmos晶體管mp1的柵極分別連接所述第二pmos晶體管mp2的柵極和漏極，并接地；所述第一pmos晶體管mp1的漏極連接所述第二pmos晶體管mp2的源極；所述第一pmos晶體管mp1的源極連接所述電容單元的第二端。

本實(shí)施例并不對(duì)所述阻性元件做特殊限制，所述阻性元件還可以為nmos晶體管、雙極性晶體管或者電阻。

在具體實(shí)施中，所述第一控制電路105可以包括：

第一nmos晶體管mn1，其柵極輸入所述控制信號(hào)，其漏極連接所述電容單元的第二端，其源極接地。

在本發(fā)明實(shí)施例中，所述第一控制電路105以所述第一nmos晶體管mn1為例，卻并以此為限，只要可以響應(yīng)于低電平關(guān)斷且高電平導(dǎo)通的可控器件或組合均可以應(yīng)用于本實(shí)施例。

在具體實(shí)施中，所述第二控制電路可以包括：

邏輯門(mén)單元(圖中未示出)，所述邏輯門(mén)單元的第一輸入端連接所述電容單元的第二端以接收所述檢測(cè)信號(hào)，所述邏輯門(mén)單元的第二輸入端連接電源，所述邏輯門(mén)單元對(duì)所述檢測(cè)信號(hào)和電源電壓進(jìn)行邏輯運(yùn)算，得到的第一邏輯 運(yùn)算結(jié)果經(jīng)由所述邏輯門(mén)單元的第一輸出端輸出；

第三控制電路(圖中未示出)，分別連接所述邏輯門(mén)單元的第一輸出端和所述過(guò)壓功率器件103(參見(jiàn)圖2)的第一端，所述第三控制電路根據(jù)所述第一邏輯運(yùn)算結(jié)果對(duì)所述過(guò)壓功率器件103進(jìn)行控制。

在本發(fā)明實(shí)施例中，所述第二控制電路106以所述邏輯門(mén)單元和所述第三控制電路為例，卻并不以此為限，只要可以響應(yīng)于所述檢測(cè)信號(hào)，當(dāng)所述檢測(cè)信號(hào)為所述第一邏輯電平(可以為高電平)時(shí)，所述第二控制電路106關(guān)斷所述過(guò)壓功率器件103，當(dāng)所述檢測(cè)信號(hào)為所述第二邏輯電平(可以為低電平)時(shí)，所述第二控制電路106對(duì)所述過(guò)壓功率器件103無(wú)控制作用即可，所述第二控制電路106可以是多種模擬和/或數(shù)字電路的組合，本實(shí)施例不做特殊限制。

在具體實(shí)施中，所述邏輯門(mén)單元可以包括：

第一反相器inv1，所述第一反相器inv1的輸入端連接所述電容單元的第二端；

第二反相器inv2，所述第二反相器inv2的輸入端輸入低電平，在具體實(shí)施中，所述第二反相器inv2的輸入端可以接地；

與非門(mén)nand，所述與非門(mén)nand的第一輸入端連接所述第一反相器inv1的輸出端，所述與非門(mén)nand的第二輸入端連接所述第二反相器inv2的輸出端；

第三反相器inv3，所述第三反相器inv3的輸入端連接所述與非門(mén)nand的輸出端，所述第三反相器inv3的輸出端連接所述第三控制電路。

所述邏輯門(mén)單元的具體實(shí)施方式較多，一般被設(shè)計(jì)為數(shù)字邏輯電路，根據(jù)所述邏輯門(mén)單元的輸入邏輯和輸出邏輯，可得出所述邏輯門(mén)單元的卡諾圖。在本實(shí)施例中，所述邏輯門(mén)單元的卡諾圖可以參照表2，其中，a和b可以分別代表所述檢測(cè)信號(hào)和電源的輸出電壓。如本領(lǐng)域技術(shù)人員所知，根據(jù)卡諾圖可以設(shè)計(jì)出多種數(shù)字邏輯電路，因此，本實(shí)施例不對(duì)所述邏輯門(mén)單元做特殊限制。

表2

在具體實(shí)施中，所述第三控制電路可以包括：

第三pmos晶體管mp3，所述第三pmos晶體管mp3的柵極連接所述邏輯門(mén)單元的第一輸出端，所述第三pmos晶體管mp3的源極連接電源，所述第三pmos晶體管mp3的漏極連接所述過(guò)壓功率器件103的第一端。

在本發(fā)明實(shí)施例中，所述第三控制電路以第三pmos晶體管mp3為例，卻并以此為限，只要可以響應(yīng)于高電平關(guān)斷且低電平導(dǎo)通的可控器件或組合均可以應(yīng)用于本實(shí)施例。

在本發(fā)明實(shí)施例中，所述邏輯門(mén)單元還可以通過(guò)邏輯計(jì)算得到第二邏輯運(yùn)算結(jié)果，所述第二邏輯運(yùn)算結(jié)果與所述第一邏輯運(yùn)算結(jié)果反相并經(jīng)由所述邏輯門(mén)單元的第二輸出端輸出，所述低壓差線性穩(wěn)壓器200還可以包括：

第四控制電路，分別連接所述邏輯門(mén)單元的第二輸出端和所述過(guò)壓功率器件103的第三端，響應(yīng)于所述檢測(cè)信號(hào)為第一邏輯電平，所述第二邏輯運(yùn)算結(jié)果控制所述第四控制電路將所述過(guò)壓功率器件103的第三端接地。

在具體實(shí)施中，所述第四控制電路可以包括：

第二nmos晶體管mn2，所述第二nmos晶體管mn2的柵極連接所述邏輯門(mén)單元的第二輸出端，所述第二nmos晶體管mn2的源極接地，所述第二nmos晶體管mn2的漏極連接所述過(guò)壓功率器件103的第三端。

需要說(shuō)明的是，本發(fā)明實(shí)施例也可以不包括所述第四控制電路。

在本發(fā)明實(shí)施例中，所述反饋單元102(參見(jiàn)圖2)可以包括：第一電阻r1和第二電阻r2；其中，

所述第一電阻r1的第一端對(duì)應(yīng)所述反饋單元102的第二端；

所述第一電阻r1的第二端連接所述第二電阻r2的第一端，并對(duì)應(yīng)所述反饋單元102的第一端；

所述第二電阻r2的第二端對(duì)應(yīng)所述反饋單元102的第三端。

在本發(fā)明實(shí)施例中，所述過(guò)壓功率器件103(參見(jiàn)圖2)可以包括：

第四pmos晶體管mp4，所述第四pmos晶體管mp4的柵極、源極和漏極分別對(duì)應(yīng)所述過(guò)壓功率器件103的第一端、第二端和第三端。

p溝道m(xù)osfet作為調(diào)整管。p溝道m(xù)osfet是電壓驅(qū)動(dòng)的，不需要電流，所以大大降低了器件本身消耗的電流；而p溝道m(xù)osfet上的電壓降大致等于輸出電流與導(dǎo)通電阻的乘積。由于mosfet的導(dǎo)通電阻很小。

繼續(xù)參照?qǐng)D4，所述低壓差線性穩(wěn)壓器200的工作機(jī)制如下：在電源上電的瞬間，電源輸出的瞬時(shí)電壓較大，會(huì)直接通過(guò)所述第一電容c1為所述第一電容的第二端充電。在具體實(shí)施中，可以設(shè)置所述第一pmos晶體管mp1和所述第二pmos晶體管mp2具有較大的倒比(即寬度w較小，溝道長(zhǎng)度l較大)，因此，所述第一pmos晶體管mp1和所述第二pmos晶體管mp2的下拉能力較弱，經(jīng)過(guò)所述邏輯門(mén)電路，所述第三pmos晶體管由于其柵極電壓為低電平而導(dǎo)通，因此，所述第三pmos晶體管的漏極輸出為高電平，可以導(dǎo)致所述過(guò)壓功率器件103(第四pmos晶體管mp4)關(guān)斷，所述低壓差線性穩(wěn)壓器200的輸出端電壓被拉低至低電平，所述低壓差線性穩(wěn)壓器200的正常輸出被延遲。

而當(dāng)電源正常輸出，所述誤差放大單元101或所述帶隙電壓基準(zhǔn)正常工作后，所述控制信號(hào)變?yōu)楦唠娖?，那么，所述第一nmos晶體管mn1的柵極電壓由低電平變化為高電平，所述第一nmos晶體管mn1導(dǎo)通，所述第一電容c1通過(guò)所述第一pmos晶體管mp1和所述第二pmos晶體管mp2放電，則所述第一電容c1的第二端變?yōu)榈碗娖?，根?jù)所述邏輯門(mén)電路的電路結(jié)構(gòu)，所述第一電容c1的第二端輸出的所述檢測(cè)信號(hào)并不能控制所述過(guò)壓功率器件103(第四pmos晶體管mp4)，而過(guò)壓功率器件103(第四pmos晶體管mp4)被所述誤差放大單元101的輸出端電壓導(dǎo)通，則所述低壓差線性穩(wěn)壓器200恢復(fù)正常的電壓輸出。

圖4和圖5分別為在室溫條件下的上電瞬間時(shí)，現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器100和本發(fā)明實(shí)施例的低壓差線性穩(wěn)壓器200的輸出端的仿真圖。如 圖4和圖5所示，所述低壓差線性穩(wěn)壓器100和本發(fā)明實(shí)施例的低壓差線性穩(wěn)壓器200的電源電壓均從0v變化為5.5v，并使它們的輸出端輸出1.1v的電壓。

在電源上電后的100ns內(nèi)，現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器100和本發(fā)明實(shí)施例的低壓差線性穩(wěn)壓器200的輸出端電壓可以總結(jié)為表1。

如表1所示，對(duì)應(yīng)上升時(shí)間為1ns、10ns、20ns、50ns和100ns時(shí)，現(xiàn)有技術(shù)的低壓差線性穩(wěn)壓器100和本發(fā)明實(shí)施例的低壓差線性穩(wěn)壓器200的輸出端電壓分別為5.3v和5.49v、3.31v和5.48v、2.98v和5.34v、2.2v和5.4v以及1.39v和5.25v。由此可知，本發(fā)明實(shí)施例的低壓差線性穩(wěn)壓器200可以有效地抑制電涌電壓，可以對(duì)與低壓差線性穩(wěn)壓器200輸出端相連的電路進(jìn)行保護(hù)。

表1

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。