本申請(qǐng)要求于2015年6月5日提交的名稱為“VOLTAGEREFERENCECIRCUIT”的第62/171,654號(hào)臨時(shí)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容結(jié)合于此作為參考。
技術(shù)領(lǐng)域：
本發(fā)明總體涉及電子電路領(lǐng)域，更具體地，涉及參考電壓電路領(lǐng)域。
背景技術(shù)：
：在集成電路中，參考電壓起著重要的作用。參考電壓電路廣泛用于需要固定的參考電壓以供比較的電路中以用于該電路的可靠性和準(zhǔn)確性。例如，理論上，參考電壓電路提供與電源電壓變化、溫度改變和電路負(fù)載無(wú)關(guān)的電壓。隨著核心器件設(shè)計(jì)的發(fā)展，期望有一種能夠在相對(duì)較低的偏置條件下工作并且不易受工藝變化影響的參考電壓電路。技術(shù)實(shí)現(xiàn)要素：根據(jù)本發(fā)明的一個(gè)方面，提供了一種電路，包括：第一晶體管，包括第一漏極和第一柵極；第二晶體管，包括第二漏極和第二柵極；電阻器件，連接在所述第一柵極與所述第二柵極之間；以及放大器，包括連接至所述第一漏極的第一輸入端和連接至所述第二漏極的第二輸入端，所述放大器被配置為將所述第一漏極處的電壓電平和所述第二漏極處的電壓電平保持為彼此相等。優(yōu)選地，所述第一晶體管具有第一閾值電壓；以及所述第二晶體管具有與所述第一閾值電壓相等的第二閾值電壓。優(yōu)選地，所述第一晶體管具有第一閾值電壓；以及所述第二晶體管具 有與所述第一閾值電壓不同的第二閾值電壓。優(yōu)選地，所述電路還包括：第一電流源，提供流經(jīng)所述第一漏極的電流；以及第二電流源，提供流經(jīng)所述第二漏極的電流，所述第一電流源和所述第二電流源形成電流鏡。根據(jù)本發(fā)明的另一方面，提供了一種電路，包括：第一電流生成電路，用于提供第一電流，包括：第一對(duì)晶體管，包括：第一晶體管，包括第一漏極和第一柵極；和第二晶體管，包括第二漏極和第二柵極；第一電阻器件，連接在所述第一柵極與所述第二柵極之間；和第一放大器，包括連接至所述第一漏極的第一輸入端和連接至所述第二漏極的第二輸入端，所述第一放大器被配置為將所述第一漏極處的電壓電平和所述第二漏極處的電壓電平保持為彼此相等；第二電流生成電路，用于提供第二電流，包括：第二對(duì)晶體管，包括：第三晶體管，包括第三漏極和第三柵極；和第四晶體管，包括第四漏極和第四柵極；和第二電阻器件，連接在所述第三柵極與所述第四柵極之間；和第二放大器，包括連接至所述第三漏極的第一輸入端和連接至所述第四漏極的第二輸入端，所述第二放大器被配置為將所述第三漏極處的電壓電平和所述第四漏極處的電壓電平保持為彼此相等；以及電流減法器，被配置為接收所述第一電流和所述第二電流，并且通過(guò)從所述第二電流中減去所述第一電流或從所述第一電流中減去所述第二電流來(lái)生成第三電流。優(yōu)選地，所述第一晶體管具有第一閾值電壓；所述第二晶體管具有第二閾值電壓；所述第三晶體管具有第三閾值電壓；以及所述第四晶體管具有第四閾值電壓；其中，所述第一閾值電壓、所述第二閾值電壓、所述第三閾值電壓和所述第四閾值電壓中的至少一個(gè)與其余的不同。優(yōu)選地，所述第一閾值電壓與所述第二閾值電壓不同，并且所述第三閾值電壓與所述第四閾值電壓不同。優(yōu)選地，所述第一晶體管具有第一尺寸；所述第二晶體管具有第二尺寸；所述第三晶體管具有第三尺寸；所述第四晶體管具有第四尺寸；所述第一電阻器件具有第一電阻；所述第二電阻器件具有與所述第一電阻相等的第二電阻；將所述第一尺寸與所述第二尺寸的比限定為第一尺寸比；將 所述第三尺寸與所述第四尺寸的比限定為與所述第一尺寸比相等的第二尺寸比；以及以下中的一種：所述第二閾值電壓等于所述第四閾值電壓，所述第二閾值電壓與所述第一閾值電壓不同，并且所述第四閾值電壓與所述第三閾值電壓不同；和所述第一閾值電壓等于所述第三閾值電壓，所述第一閾值電壓與所述第二閾值電壓不同，并且所述第三閾值電壓與所述第四閾值電壓不同。優(yōu)選地，所述第三電流表示為：I＝(ΔVt′-ΔVt″)其中，I表示所述第三電流，ΔVt′表示所述第一閾值電壓與所述第二閾值電壓之間的差值，以及ΔVt″表示所述第三閾值電壓與所述第四閾值電壓之間的差值。優(yōu)選地，所述第一晶體管具有第一尺寸；所述第二晶體管具有第二尺寸；所述第三晶體管具有第三尺寸；所述第四晶體管具有第四尺寸；所述第一電阻器件具有第一電阻；所述第二電阻器件具有與所述第一電阻相等的第二電阻；將所述第一尺寸與所述第二尺寸的比限定為第一尺寸比；將所述第三尺寸與所述第四尺寸的比限定為與所述第一尺寸比相等的第二尺寸比；以及以下中的一種：所述第二閾值電壓等于所述第四閾值電壓，所述第二閾值電壓與所述第一閾值電壓不同，并且所述第四閾值電壓等于所述第三閾值電壓；和所述第一閾值電壓等于所述第三閾值電壓，所述第一閾值電壓與所述第二閾值電壓不同，并且所述第三閾值電壓等于所述第四閾值電壓。優(yōu)選地，所述第三電流表示為：I＝ΔVt′，其中，I表示所述第三電流，以及ΔVt′表示所述第一閾值電壓與所述第二閾值電壓之間的差值。優(yōu)選地，所述第一晶體管具有第一尺寸；所述第二晶體管具有第二尺寸；所述第三晶體管具有第三尺寸；所述第四晶體管具有第四尺寸；所述第一電阻器件具有第一電阻；所述第二電阻器件具有第二電阻；將所述第一尺寸與所述第二尺寸的比限定為第一尺寸比；將所述第三尺寸與所述第四尺寸的比限定為第二尺寸比，其中，所述第一尺寸比、所述第二尺寸比、所述第一電阻以及所述第二電阻之間的關(guān)系表示如下：VtxlnNR1=VtzlnMR2]]>其中，N表示所述第一尺寸比，M表示所述第二尺寸比，R1表示所述第一電阻，R2表示所述第二電阻，Vtx表示所述第一閾值電壓和所述第二閾值電壓中的一個(gè)，以及Vtz表示所述第三閾值電壓與所述第四閾值電壓中的一個(gè)。優(yōu)選地，所述第一電流和所述第二電流是與絕對(duì)溫度成比例的(PTAT)電流。根據(jù)本發(fā)明的又一方面，提供了一種電路，包括：第一電流生成電路，包括：第一對(duì)晶體管，包括：第一晶體管，包括第一漏極和第一柵極；和第二晶體管，包括第二漏極和第二柵極；以及第一放大器，包括連接至所述第一漏極的第一輸入端和連接至所述第二漏極的第二輸入端，所述第一放大器被配置為將所述第一漏極處的電壓電平和所述第二漏極處的電壓電平保持為彼此相等；第二電流生成電路，包括：第二對(duì)晶體管，包括：第三晶體管，包括第三漏極和第三柵極；和第四晶體管，包括第四漏極和第四柵極；以及第二放大器，包括連接至所述第三漏極的第一輸入端和連接至所述第四漏極的第二輸入端，所述第二放大器被配置為將所述第三漏極處的電壓電平和所述第四漏極處的電壓電平保持為彼此相等；以及電阻器件，連接在所述第一柵極與所述第四柵極之間。優(yōu)選地，所述第一晶體管具有第一閾值電壓；所述第二晶體管具有第二閾值電壓；所述第三晶體管具有第三閾值電壓；所述第四晶體管具有第四閾值電壓；其中，所述第一閾值電壓、所述第二閾值電壓、所述第三閾值電壓和所述第四閾值電壓中的至少一個(gè)與其余的不同。優(yōu)選地，所述第一閾值電壓與所述第二閾值電壓不同，并且所述第三閾值電壓與所述第四閾值電壓不同。優(yōu)選地，所述第一晶體管具有第一尺寸；所述第二晶體管具有第二尺寸；所述第三晶體管具有第三尺寸；所述第四晶體管具有第四尺寸；將所述第一尺寸與所述第二尺寸的比限定為第一尺寸比；將所述第三尺寸與所述第四尺寸的比限定為與所述第一尺寸比相等的第二尺寸比；以及以下中的一種：所述第二閾值電壓等于所述第四閾值電壓，所述第二閾值電壓與 所述第一閾值電壓不同，并且所述第四閾值電壓與所述第三閾值電壓不同；和所述第一閾值電壓等于所述第三閾值電壓，所述第一閾值電壓與所述第二閾值電壓不同，并且所述第三閾值電壓與所述第四閾值電壓不同。優(yōu)選地，所述電路被配置為提供電流，所述電流表示如下：I＝(ΔVt′-ΔVt″)其中，I表示所述電流，ΔVt′表示所述第一閾值電壓與所述第二閾值電壓之間的差值，以及ΔVt″表示所述第三閾值電壓與所述第四閾值電壓之間的差值。優(yōu)選地，所述第一晶體管具有第一尺寸；所述第二晶體管具有第二尺寸；所述第三晶體管具有第三尺寸；所述第四晶體管具有第四尺寸；將所述第一尺寸與所述第二尺寸的比限定為第一尺寸比；將所述第三尺寸與所述第四尺寸的比限定為與所述第一尺寸比相等的第二尺寸比；以及以下中的一種：所述第一閾值電壓與所述第二閾值電壓不同，所述第一閾值電壓等于所述第三閾值電壓，以及所述第三閾值電壓等于所述第四閾值電壓。優(yōu)選地，所述電路被配置為提供電流，所述電流表示如下：I＝ΔVt′其中，I表示所述電流，以及ΔVt′表示所述第一閾值電壓與所述第二閾值電壓之間的差值。附圖說(shuō)明當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。圖1A是根據(jù)一些實(shí)施例的能夠生成與絕對(duì)溫度成比例的電流的電路的示圖。圖1B是根據(jù)一些實(shí)施例的能夠生成與絕對(duì)溫度成比例的電流的電路的示圖。圖1C是根據(jù)一些實(shí)施例的能夠生成與絕對(duì)溫度成比例的電流的電路 的示圖。圖1D是根據(jù)一些實(shí)施例的能夠生成與絕對(duì)溫度成比例的電流的電路的示圖。圖2是示出了圖1A中示出的電路的模擬結(jié)果的示意圖。圖3是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的框圖。圖4A是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖4B是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖4C是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖4D是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖4E是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖4F是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖4G是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖4H是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖5是示出了圖4A中示出的電路所提供的合成電流的示意圖。圖6A是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖6B是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖6C是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖6D是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流的電路的示圖。圖7是示出了不同工藝角下的圖6A中示出的電路的模擬結(jié)果的示意圖。具體實(shí)施方式以下公開內(nèi)容提供了多種不同實(shí)施例或?qū)嵗?，以?shí)現(xiàn)本發(fā)明的不同特征。以下將描述組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實(shí)施例。而且，本發(fā)明在各個(gè)實(shí)例中可以重復(fù)參考數(shù)字和/或字母。這種重復(fù)僅是為了簡(jiǎn)明和清楚，其自身并不表示所論述的各個(gè)實(shí)施例和/或配置之間的關(guān)系。圖1A是根據(jù)一些實(shí)施例的能夠生成與絕對(duì)溫度成比例的(PTAT)電流I的電路10A的示圖。參考圖1A，電路10A包括電流生成電路15和電阻器件14。電流生成電路15包括放大器12、第一電流源18、第二電流源19、第一晶體管M1和第二晶體管M2。此外，電路10A工作在限定在電源電壓VDD與例如接地電平GND的參考電壓之間的電源域中。在本實(shí)施例中，第一晶體管M1和第二晶體管M2中的每一個(gè)都包括金屬氧化物半導(dǎo)體(MOS)晶體管。此外，第一晶體管M1和第二晶體管M2中的每一個(gè)都包括n型MOS(NMOS)晶體管。在另一實(shí)施例中，第一晶體管M1和第二晶體管M2中的每一個(gè)都包括p型MOS(PMOS)晶體管。在其他實(shí)施例中，第一晶體管M1和第二晶體管M2中的每一個(gè)都包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。放大器12包括第一輸入端、第二輸入端和輸出端。在一些實(shí)施例中，放大器12包括運(yùn)算放大器。此外，第一輸入端是運(yùn)算放大器的反相端子，而第二輸入端是運(yùn)算放大器的非反相端子。可選地，第一輸入端是運(yùn)算放大器的非反相端子，而第二輸入端是運(yùn)算放大器的反相端子。在一些實(shí)施例中，放大器12提供相對(duì)較大的增益，從而使得放大器12的第一輸入端 處的電壓電平基本等于放大器12的第二輸入端處的電壓電平。第一晶體管M1包括第一漏極D1、第一柵極G1和第一源極S1。第一漏極D1連接至放大器12的第一輸入端，并且通過(guò)第一電流源18連接至電源電壓VDD。第一柵極G1連接至電阻器件14的一端110，并且通過(guò)電氣組件16連接至電源電壓VDD。第一源極S1連接至參考電壓GND。在實(shí)施例中，電氣組件16包括PMOS晶體管。PMOS晶體管的源極連接至電源電壓VDD。PMOS晶體管的柵極連接至放大器12的輸出端(圖1A中未示出)。此外，PMOS晶體管的漏極連接至電阻器件14。因此，在放大器的控制下，電氣組件16用作電流源以提供流經(jīng)電阻器件14的電流。電阻器件14可以由金屬、多晶硅或其他合適的材料制成。在本實(shí)施例中，電阻器件14包括電阻器。第二晶體管M2包括第二漏極D2、第二柵極G2和第二源極S2。第二漏極D2連接至放大器12的第二輸入端，并且通過(guò)第二電流源19連接至電源電壓VDD。第二柵極G2連接至電阻器件14的另一端112，并且通過(guò)另一電氣組件17連接至參考電壓GND。此外，第二源極S2連接至參考電壓GND，并且連接至第一晶體管M1的第一源極S1。第一電流源18用于提供流經(jīng)第一晶體管M1的電流并且影響第一晶體管M1的第一漏極D1處的電壓電平。類似地，第二電流源19用于提供流經(jīng)第二晶體管M2的電流并且影響第二晶體管M2的第二漏極D2處的電壓電平。第一電流源18和第二電流源19形成電流鏡。在一些實(shí)施例中，第一電流源18包括連接在電源電壓VDD與第一漏極D1之間的電阻器或二極管接法的MOS晶體管(漏極與柵極連接)。此外，第二電流源19包括連接在電源電壓VDD與第二漏極D2之間的電阻器或二極管接法的MOS晶體管(漏極與柵極鄰接)。在一些實(shí)施例中，第一電流源18和第二電流源19中的每一個(gè)都包括晶體管。此外，第一電流源18和第二電流源19中的每一個(gè)都包括PMOS晶體管。在該情況下，每一個(gè)PMOS晶體管的柵極都連接至放大器12的輸出，從而使得可通過(guò)放大器12來(lái)調(diào)整由第一電流源18和第二電流源19中的每一個(gè)提供的電流的大小。由于第一源極S1處的電壓電平等于第二源極S2處的電壓電平，所以以如下等式(1)來(lái)表示電流I：I=VGS1-VGS2R---(1)]]>其中，VGS1表示第一柵極-源極(第一柵極G1-第一源極S1)電壓，VGS2表示第二柵極-源極(第二柵極G2-第二源極S2)電壓，以及R表示電阻器件14的電阻。第一晶體管M1具有第一閾值電壓Vt1，并且第二晶體管M2具有第二閾值電壓Vt2。在實(shí)施例中，第一閾值電壓Vt1等于第二閾值電壓Vt2。此外，第一晶體管M1具有第一尺寸，而第二晶體管M2具有第二尺寸。第一晶體管M1與第二晶體管M2的尺寸比為1：N，其中N是大于1的正整數(shù)。此外，在一些實(shí)施例中，第一電流源18與第二電流源19的尺寸比為P：NP，其中P是大于1的正整數(shù)。例如，假設(shè)N＝5，P＝20，那么第一電流源18與第二電流源19的尺寸比為20：5*20。在一些實(shí)施例中，第一晶體管M1與第二晶體管M2的尺寸比為1:1，而第一電流源18的晶體管與第二電流源19的晶體管的尺寸比為N:1。可以以如下等式(2)和(3)來(lái)分別表示第一柵極-源極電壓(VGS1)和第二柵極-源極電壓VGS2。VGS1=Vt1*lnID1ID0---(2)]]>VGS2=Vt2*lnID1ID01N---(3)]]>其中ID0表示第一晶體管M1和第二晶體管M2的飽和電流。由于閾值電壓(諸如Vt1和Vt2)可以表示為Vt＝k*T/q，其中k表示玻爾茲曼常數(shù)，T表示絕對(duì)溫度，q表示電子的電荷。因此，閾值電壓與絕對(duì)溫度成比例。然后，通過(guò)將等式(2)中示出的第一柵極-源極電壓VGS1和等式(3)中示出的第二柵極-源極電壓VGS2引入等式(1)，I可以在等式(4)中被重寫為：I=VGS1-VGS2R=Vt1lnNR---(4)]]>根據(jù)等式(4)，由第一柵極-源極電壓VGS1和第二柵極-源極電壓VGS2之間的電壓差值來(lái)確定電流I。此外，由于第一閾值電壓Vt1(或第二閾值電壓Vt2)與絕對(duì)溫度成比例(PTAT)，所以電流I是PTAT電流。在一些實(shí)施例中，第一晶體管M1與第二晶體管M2的尺寸比仍為1：N，并且第一閾值電壓Vt1與第二閾值電壓Vt2不同。流經(jīng)電阻器件14的電流I仍為PTAT電流。再次參考圖1A，由于第一晶體管M1的第一漏極D1和第二晶體管M2的第二漏極D2分別連接至放大器12的第一輸入端和第二輸入端，通過(guò)放大器12的功能，第一漏極D1處的電壓電平與第二漏極D2處的電壓電平保持為彼此相等。通過(guò)放大器12，減小或甚至消除由第一漏極D1和第二漏極D2之間的電壓差值所導(dǎo)致的電流I中的變化(如果有的話)。如果不存在放大器12，則第一柵極-源極電壓VGS1或第二柵極-源極電壓VGS2隨著電流I的變化而變化。因此，流經(jīng)第一晶體管M1的電流或流經(jīng)第二晶體管M2的電流變化。在這種情況下，第一漏極D1處的電壓電平或第二漏極D2處的電壓電平變化。由于第一漏極D1處的電壓電平與第二漏極D2處的電壓電平彼此不相等，所以沒有消除電流I中的變化。在使用兩個(gè)NMOS晶體管的現(xiàn)有方法中，通過(guò)兩個(gè)柵極-源極電壓(VGS)之間的電壓差值來(lái)確定流經(jīng)電阻器的PTAT電流。然而，兩個(gè)NMOS晶體管的漏極處的電壓電平不保持相等。各漏極之間的電壓差值會(huì)導(dǎo)致PTAT電流中的電流變化。圖1B是根據(jù)一些實(shí)施例的能夠生成與絕對(duì)溫度成比例的(PTAT)電流I的電路10B的示圖。電路10B與電路10A類似，除了例如，電路10B還包括尾電流源13。參考圖1B，尾電流源13連接在第一晶體管M1的第一源極S1(或第二晶體管M2的第二源極S2)與參考電壓GND之間。尾電流源13用于向第一晶體管M1和第二晶體管M2提供電流。圖1C是根據(jù)一些實(shí)施例的能夠生成與絕對(duì)溫度成比例的(PTAT)電流I的電路10C的示圖。參考圖1C，電路10C與參考圖1A描述和示出的電路10A類似，除了例如，圖1C中示出的放大器12、第一電流源18與第二電流源19之間的電連接與圖1A中示出的不同。具體地，放大器12的輸 出連接至電氣組件16、第一電流源18和第二電流源19，并且用于控制電氣組件16、第一電流源18和第二電流源19。圖1D是根據(jù)一些實(shí)施例的能夠生成與絕對(duì)溫度成比例的電流I的電路10D的示圖。參考圖1D，電路10D與參考圖1C示出和描述的電路10C類似，除了電路10D還包括尾電流源13。參考圖1D，尾電流源13連接在第一晶體管M1的第一源極S1(或第二晶體管M2的第二源極S2)與參考電壓GND之間。尾電流源13用于向第一晶體管M1和第二晶體管M2提供電流。圖2是示出了圖1A中示出的電路10A的模擬結(jié)果的示意圖。參考圖2，橫軸表示以攝氏溫度(℃)為單位的溫度，并且縱軸表示以微安(A)為單位的電流I的幅值。在模擬中，可以采用諸如數(shù)百個(gè)的大量的包括電路10A的集成芯片。此外，測(cè)量并且記錄每一個(gè)集成芯片的PTAT電流。因此，可以獲得不同溫度下的數(shù)百個(gè)這種PTAT電流。在一些實(shí)施例中，溫度范圍在-40℃至125℃。為了說(shuō)明，圖2中僅示出了那些PTAT電流中的三個(gè)電流I、I'和I”，其中I'和I”分別表示上限和下限。而且，為了說(shuō)明，放大電流I與I”之間以及電流I與I'之間的間隔(即，變化)。理想地，變化基本為零，從而使得表示電流I、I'和I”的曲線彼此完全重疊。模擬結(jié)果顯示電流變化近似為±5.5％，這相對(duì)較低并且是所期望的。換句話說(shuō)，準(zhǔn)確度相對(duì)較高。結(jié)果，當(dāng)制造包括電路10A的大量集成芯片時(shí)，集成芯片中的由電路10A提供的電流彼此接近。圖3是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I3的電路30的框圖。參考圖3，電路30包括第一與絕對(duì)溫度成比例的(PTAT)電流生成器件30A、第二PTAT電流生成器件30B和電流減法器32。連接至電流減法器32的第一PTAT電流生成器件30A被配置為生成第一PTAT電流I1。在實(shí)施例中，第一PTAT電流生成器件30A與參考圖1A描述和示出的電路10A類似，除了例如第一PTAT電流生成器件30A的電氣組件17連接至電流減法器32而不是連接至參考電壓GND。連接至電流減法器32的第二PTAT電流生成器件30B被配置為生成第二PTAT電流I2。在實(shí)施例中，第二PTAT電流生成器件30B與參考圖1A 描述和示出的電路10A類似，除了例如第二PTAT電流生成器件30B的電氣組件17連接至電流減法器32而不是連接至參考電壓GND。電流減法器32接收第一PTAT電流I1和第二PTAT電流I2，并且通過(guò)從第二PTAT電流I2中減去第一PTAT電流I1或通過(guò)從第一PTAT電流I1中減去第二PTAT電流I2來(lái)產(chǎn)生與溫度變化無(wú)關(guān)的電流I3，從而使PTAT電流I1和I2中的溫度依賴因子相互抵消(countercanceling)。在第一PTAT電流生成器件30A中，由第一柵極-源極電壓VGS1和第二柵極-源極電壓VGS2來(lái)確定第一PTAT電流I1。此外，第一晶體管M1具有第一閾值電壓Vt1，并且第二晶體管M2具有與第一閾值電壓Vt1不同的第二閾值電壓Vt2。結(jié)果，由第一閾值電壓Vt1與第二閾值電壓Vt2之間的差值來(lái)確定電流I3，這將參考圖4A來(lái)進(jìn)行詳細(xì)的描述。電流I3基本恒定并且與溫度變化無(wú)關(guān)。此外，由于由閾值電壓Vt1與Vt2之間的電壓差值來(lái)確定電流I3，并且還由于可以通過(guò)工藝來(lái)很好地控制閾值電壓，所以也可以很好地控制并且預(yù)設(shè)電流I3的幅值，這有助于電路設(shè)計(jì)。為了獲得與溫度變化無(wú)關(guān)的電流，在一些現(xiàn)有方法中，將與絕對(duì)溫度互補(bǔ)的(CTAT)電流添加至PTAT電流。然而，CTAT電流易于變化。結(jié)果，即使可以通過(guò)將PTAT電流添加至CTAT電流來(lái)獲得恒定的電流，但是不能夠很好地控制恒定電流的大小，因此難以預(yù)定恒定電流的大小。圖4A是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I3的電路40A的電路圖。參考圖4A，電路40A包括第一PTAT電流生成電路45A、第二PTAT電流生成電路45B、電阻器件14A、電阻器件14B和電流減法器42。與參考圖1A描述和示出的電路10A在結(jié)構(gòu)上類似的第一PTAT電流生成電路45A包括放大器12A、第一電流源18A、第二電流源19A、第一晶體管M1和第二晶體管M2。第一晶體管M1包括第一漏極D1、第一柵極G1和第一源極S1。第一漏極D1連接至放大器12A的第一輸入端，并且通過(guò)第一電流源18A連接至電源電壓VDD。第一柵極G1連接至電阻器件14A的一端413，并且通過(guò)電氣組件16A連接至電源電壓VDD。第一源極S1連接至參考電壓GND。第二晶體管M2包括第二漏極D2、第二柵極G2和第二源極S2。第二漏極D2連接至放大器12A的第二輸入端，并且通過(guò)第二電流源19A連接至電源電壓VDD。第二柵極G2連接至電阻器件14A的另一端414，并且通過(guò)電氣組件44A連接至電流減法器42。此外，第二源極S2連接至參考電壓GND，并且連接至第一晶體管M1的第一源極S1?？梢砸匀缦碌仁?5)來(lái)表示第一PTAT電流I1：I1=VGS1-VGS2R1---(5)]]>其中，VGS1表示第一柵極-源極(第一柵極G1-第一源極S1)電壓，VGS2也表示第二柵極-源極(第二柵極G2-第二源極S2)電壓，以及R1表示電阻器件14A的電阻。第一PTAT電流I1流經(jīng)電阻器件14A，并且由第一柵極-源極電壓VGS1和第二柵極-源極電壓VGS2之間的第一電壓差值來(lái)確定。與參考圖1A描述和示出的電路10A在結(jié)構(gòu)上類似的第二PTAT電流生成電路45B包括放大器12B、第三電流源18B、第四電流源19B、第三晶體管M3和第四晶體管M4。第三晶體管M3包括第三漏極D3、第三柵極G3和第三源極S3。第三漏極D3連接至放大器12B的第一輸入端，并且通過(guò)第三電流源18B連接至電源電壓VDD。第三柵極G3連接至電阻器件14B的一端417，并且通過(guò)電氣組件16B連接至電源電壓VDD。第三源極S3連接至參考電壓GND。第四晶體管M4包括第四漏極D4、第四柵極G4和第四源極S4。第四漏極D4連接至放大器12B的第二輸入端，并且通過(guò)第二電流源19B連接至電源電壓VDD。第四柵極G4連接至電阻器件14B的另一端418，并且通過(guò)電氣組件44B連接至電流減法器42。此外，第四源極S4連接至參考電壓GND，并且連接至第三晶體管M3的第三源極S3?？梢砸匀缦碌仁?6)來(lái)表示第二PTAT電流I2：I2=VGS3-VGS4R2---(6)]]>其中，VGS3表示第三柵極-源極(第三柵極G3-第三源極S3)電壓，VGS4也表示第四柵極-源極(第四柵極G4-第四源極S4)電壓，以及R2表示電阻器件14B的電阻。第二PTAT電流I2流經(jīng)電阻器件14B，并且由第三柵極-源極電壓VGS3和第四柵極-源極電壓VGS4之間的第二電壓差值來(lái)確定。電流減法器42接收第一PTAT電流I1和第二PTAT電流I2，并且通過(guò)從第二PTAT電流I2中減去第一PTAT電流I1或通過(guò)從第一PTAT電流I1中減去第二PTAT電流I2來(lái)產(chǎn)生與溫度變化無(wú)關(guān)的電流I3，從而使第一PTAT電流I1和第二PTAT電流I2中的溫度依賴因子相互抵消。在本實(shí)施例中，從第一PTAT電流I1中減去第二PTAT電流I2來(lái)生成電流I3?？梢砸匀缦碌仁?7)來(lái)表示電流I3：I3=I1-I2=(VGS1-VGS2)R1-(VGS3-VGS4)R2---(7)]]>根據(jù)等式(7)，由第一電壓差值(VGS1-VGS2)與第二電壓差值(VGS3-VGS4)之間的電壓差值來(lái)確定與溫度變化無(wú)關(guān)的電流I3。第一晶體管M1具有第一閾值電壓Vt1，并且第二晶體管M2具有第二閾值電壓Vt2。在實(shí)施例中，第一閾值電壓Vt1等于第二閾值電壓Vt2。此外，第一晶體管M1具有第一尺寸，而第二晶體管M2具有第二尺寸。第一晶體管M1與第二晶體管M2的第一尺寸比為1：N。還可以以如下等式(8)來(lái)表示第一電壓差值(VGS1-VGS2)：VGS1-VGS2=Vt1lnIDI0-Vt2lnIDI01N=(Vt2+ΔVt′)lnIDI0-(Vt2)lnIDI01N=Vt2lnN+ΔVt′lnIDI0≈Vt2lnN+ΔVt′---(8)]]>其中，ID表示流經(jīng)第一晶體管M1和第二晶體管M2的電流，I0表示與第一晶體管M1和第二晶體管M2相關(guān)聯(lián)的飽和電流，以及ΔVt′表示第一閾值電壓Vt1與第二閾值電壓Vt2之間的差值。例如，可以通過(guò)利用術(shù)語(yǔ)“Vt2+ΔVt′”來(lái)代替術(shù)語(yǔ)“Vt1”或利用術(shù) 語(yǔ)“Vt1+ΔVt′”來(lái)代替術(shù)語(yǔ)“Vt2”來(lái)簡(jiǎn)化上述等式(8)。以這種方式，第一電壓差值(VGS1-VGS2)可以表示為(Vt1lnN+ΔVt′)。在第一閾值電壓Vt1等于第二閾值電壓Vt2的情況下，第一電壓差值(VGS1-VGS2)可以表示為(Vt1lnN)。類似地，第三晶體管M3具有第三閾值電壓Vt3，并且第四晶體管M4具有第四閾值電壓Vt4。在實(shí)施例中，第三閾值電壓Vt3等于第四閾值電壓Vt4。此外，第三晶體管M3具有第三尺寸，而第四晶體管M4具有第四尺寸。第三晶體管M3與第四晶體管M4的第二尺寸比為1：M。因此，第二電壓差值(VGS3-VGS4)可以表示為(Vt3lnM+ΔVt″)或(Vt4lnM+ΔVt″)，其中ΔVt″表示第三閾值電壓Vt3與第四閾值電壓Vt4之間的差值。在實(shí)施例中，第三閾值電壓Vt3等于第四閾值電壓Vt4，并且因此第而電壓差值(VGS3-VGS4)可以表示為(Vt3lnM)或(Vt4lnM)?；谏鲜龅仁?，可以以如下等式(9)來(lái)重寫等式(7)中的電流I3：I3=I1-I2=(VGS1-VGS2)R1-(VGS3-VGS4)R2=Vt2lnN+ΔVt′R1-Vt4lnM+ΔVt′′R2=(Vt2lnNR1-Vt4lnMR2)+(ΔVt′R1-ΔVt′′R2)≈(Vt2lnNR1-Vt4lnMR2)+(ΔVt′-ΔVt′′)---(9)]]>可選地，可以以如下等式(10)來(lái)重寫電流I3：I3=(Vt1lnNR1-Vt3lnMR2)+(ΔVt′-ΔVt′′)---(10)]]>鑒于等式(9)和(10)，可以發(fā)現(xiàn)，電流I3是第一尺寸比、第二尺寸比、電阻器件14A的電阻以及電阻器件14B的電阻的函數(shù)。為了使電流I3與溫度變化無(wú)關(guān)或電流基本恒定，可以根據(jù)如下等式(11)來(lái)設(shè)計(jì)電路40A。VtxlnNR1=VtzlnMR2---(11)]]>其中，Vtx表示第一閾值電壓Vt1和第二閾值電壓Vt2中的一個(gè)，Vtz 表示與Vt1和Vt2分別對(duì)應(yīng)的第三閾值電壓Vt3和第四閾值電壓Vt4中的一個(gè)。在一些實(shí)施例中，第一閾值電壓Vt1、第二閾值電壓Vt2、第三閾值電壓Vt3和第四閾值電壓Vt4中的至少一個(gè)與其余的不同。在一些實(shí)施例中，電路40A設(shè)計(jì)為：第一尺寸比等于第二尺寸比，電阻器件14A的電阻等于電阻器件14B的電阻，第二閾值電壓Vt2等于第四閾值電壓Vt4并且與第一閾值電壓Vt1不同，以及第四閾值電壓Vt4與第三閾值電壓Vt3不同。然后，可以以如下等式(12)來(lái)表示電流I3：I3＝(ΔVt′-ΔVt″)(12)因此，電流I3是由閾值電壓之間的差值確定的恒定電流并且與溫度變化無(wú)關(guān)。此外，可以通過(guò)工藝來(lái)很好地控制電流I3?？梢酝ㄟ^(guò)調(diào)整電阻器件14A和電阻器件14B的電阻來(lái)調(diào)整電流I1和I2的斜率(參考圖5)。因此，如果電流I1和電流I2在溫度范圍內(nèi)具有基本相同的斜率，那么電阻器件14A的電阻等于電阻器件14B的電阻。在一些實(shí)施例中，電路40A設(shè)計(jì)為：電阻器件14A的電阻等于電阻器件14B的電阻，第一尺寸比等于第二尺寸比，第一閾值電壓Vt1與第二閾值電壓Vt2不同但等于第三閾值電壓Vt3，以及第三閾值電壓Vt3等于第四閾值電壓Vt4。然后，可以將電流I3表示為(ΔVt′)。因此，電流I3為可以通過(guò)閾值電壓之間的差值來(lái)確定的恒定電流。電流I3與溫度變化無(wú)關(guān)并且可以通過(guò)工藝來(lái)很好地控制。此外，如先前圖1A中示出的實(shí)施例中所討論的，由于第一晶體管M1的第一漏極D1和第二晶體管M2的第二漏極D2分別連接至放大器12A的第一輸入端和第二輸入端，所以通過(guò)放大器12A將第一漏極D1處的電壓電平與第二漏極D2處的電壓電平保持為彼此相等。通過(guò)放大器12A，減小或甚至消除由第一漏極D1和第二漏極D2之間的電壓差值所導(dǎo)致的電流I1中的變化(如果有的話)。類似地，由于第三晶體管M3的第三漏極D3和第四晶體管M4的第四漏極D4分別連接至放大器12B的第一輸入端和第二輸入端，所以通過(guò)放大器12B將第三漏極D3處的電壓電平與第四漏極D4處的電壓電平保持為 相等。通過(guò)放大器12B，減小或甚至消除由第三漏極D3和第四漏極D4之間的電壓差值所導(dǎo)致的電流I2中的變化(如果有的話)。由于減小或設(shè)置消除電流I1和電流I2中的變化，所以減小或甚至消除電流I3中的變化。圖4B是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I3的電路40B的示圖。參考圖4B，電路40B與參考圖4A描述和示出的電路40A類似，除了例如電路40B包括包含第一尾電流源13A的第一PTAT生成電路46A和包含第二尾電流源13B的第二PTAT生成電路46B。第一尾電流源13A連接在第一晶體管M1的第一源極S1(或第二晶體管M2的第二源極S2)與參考電壓GND之間。第二尾電流源13B連接在第三晶體管M3的第三源極S3(或第四晶體管M4的第四源極S4)與參考電壓GND之間。第一尾電流源13A用于向第一晶體管M1和第二晶體管M2提供電流。第二尾電流源13B用于向第三晶體管M3和第四晶體管M4提供電流。圖4C是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I3的電路40C的示圖。參考圖4C，電路40C與參考圖4A描述和示出的電路40A類似，除了第一PTAT生成電路47A的放大器12A、第一電流源18A與第二電流源19A之間的電連接和第二PTAT生成電路47B的放大器12B、第三電流源18B與第四電流源19B之間的電連接和參考圖4A描述和示出的第一PTAT生成電路45A和第二PTAT生成電路45B的類似的組件之間的電連接不同。具體地，放大器12A的輸出連接至電氣組件16A、第一電流源18A和第二電流源19A，并且用于控制電氣組件16A、第一電流源18A和第二電流源19A。類似地，放大器12B的輸出連接至電氣組件16B、第一電流源18A和第二電流源19A，并且用于控制電氣組件16B、第一電流源18B和第二電流源19B。圖4D是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I3的電路40D的示圖。參考圖4D，電路40D與參考圖4C描述和示出的電路40C類似，除了例如電路40D包括包含第一尾電流源13A的第一PTAT生成電路48A和包含第二尾電流源13B的第二PTAT生成電路48B。第一尾電流源13A連接在第一晶體管M1的第一源極S1(或第二晶體管M2的第二源極 S2)與參考電壓GND之間。第二尾電流源13B連接在第三晶體管M3的第三源極S3(或第四晶體管M4的第四源極S4)與參考電壓GND之間。第一尾電流源13A用于向第一晶體管M1和第二晶體管M2提供電流。第二尾電流源13B用于向第三晶體管M3和第四晶體管M4提供電流。圖4E是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I3的電路40E的示圖。參考圖4E，電路40E與參考圖4A描述和示出的電路40A類似，但是，例如，電路40E包括包含電流源43A的第一PTAT生成電路491A和包含電流源43B的第二PTAT生成電路491B。電流源43A和電氣組件16A形成電流鏡，因此流經(jīng)電流源43A的電流與流經(jīng)電氣組件16A的電流相同。類似地，電流源43B和電氣組件16B形成電流鏡，因此流經(jīng)電流源43B的電流與流經(jīng)電氣組件16B的電流相同。圖4F是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I3的電路40F的示圖。參考圖4F，電路40F與參考圖4E描述和示出的電路40E類似，除了例如電路40F包括包含第一尾電流源13A的第一PTAT生成電路492A和包含第二尾電流源13B的第二PTAT生成電路492B。第一尾電流源13A連接在第一晶體管M1的第一源極S1(或第二晶體管M2的第二源極S2)與參考電壓GND之間。第二尾電流源13B連接在第三晶體管M3的第三源極S3(或第四晶體管M4的第四源極S4)與參考電壓GND之間。第一尾電流源13A用于向第一晶體管M1和第二晶體管M2提供電流。第二尾電流源13B用于向第三晶體管M3和第四晶體管M4提供電流。圖4G是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I3的電路40G的示圖。參考圖4G，電路40G與參考圖4E描述和示出的電路40E類似，除了第一PTAT生成電路493A的放大器12A、第一電流源18A與第二電流源19A之間的電連接和第二PTAT生成電路493B的放大器12B、第三電流源18B與第四電流源19B之間的電連接和參考圖4A描述和示出的第一PTAT生成電路491A和第二PTAT生成電路491B的類似的組件之間的電連接分別不同。具體地，放大器12A的輸出連接至電氣組件16A、第一電流源18A和第二電流源19A，并且用于控制電氣組件16A、第一電流源18A和第二電流源19A。類似地，放大器12B的輸出連接至電氣組件 16B、第一電流源18A和第二電流源19A，并且用于控制電氣組件16B、第一電流源18B和第二電流源19B。圖4H是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I3的電路40H的示圖。參考圖4H，電路40H與參考圖4G描述和示出的電路40G類似，除了電路40H包括包含第一尾電流源13A的第一PTAT生成電路494A和包含第二尾電流源13B的第二PTAT生成電路494B。第一尾電流源13A連接在第一晶體管M1的第一源極S1(或第二晶體管M2的第二源極S2)與參考電壓GND之間。第二尾電流源13B連接在第三晶體管M3的第三源極S3(或第四晶體管M4的第四源極S4)與參考電壓GND之間。第一尾電流源13A用于向第一晶體管M1和第二晶體管M2提供電流。第二尾電流源13B用于向第三晶體管M3和第四晶體管M4提供電流。圖5是示出了由圖4A中示出的電路40A所提供的合成電流I3的示意圖。參考圖5，第一PTAT電流I1和第二PTAT電流I2是溫度依賴性電流。然而，如先前參考圖2所討論的，由于電流變化相對(duì)較小，所以通過(guò)從第二PTAT電流I2中減去第一PTAT電流I1或者反之，相互抵消或顯著抑制溫度依賴因子。因此，電流I3與溫度變化無(wú)關(guān)，并且表現(xiàn)為恒定電流。圖6A是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I4的電路60A的示圖。參考圖6A，電路60A與參考圖4A描述和示出的電路40A類似，并且包括第一PTAT生成電路651A、第二PTAT生成電路651B和電阻器件64。與參考圖4A描述和示出的電路45A類似的第一PTAT生成電路651A包括放大器12A、第一電流源18A、第二電流源19A、第一晶體管M1和第二晶體管M2。第一晶體管M1包括第一漏極D1、第一柵極G1和第一源極S1。第一漏極D1連接至放大器12A的第一輸入端，并且通過(guò)第一電流源18A連接至電源電壓VDD。第一柵極G1連接至電阻器件64的一端613，并且通過(guò)電氣組件16A連接至電源電壓VDD。第一源極S1連接至參考電壓GND。第二晶體管M2包括第二漏極D2、第二柵極G2和第二源極S2。第二漏極D2連接至放大器12A的第二輸入端，并且通過(guò)第二電流源19A連接 至電源電壓VDD。第二柵極G2通過(guò)偏置電壓67連接至電源電壓VDD。此外，第二源極S2連接至參考電壓GND，并且連接至第一晶體管M1的第一源極S1。與參考圖4A描述和示出的第二PTAT生成電路45B類似的第二PTAT生成電路651B包括放大器12B、第三電流源18B、第四電流源19B、第三晶體管M3和第四晶體管M4。第三晶體管M3包括第三漏極D3、第三柵極G3和第三源極S3。第三漏極D3連接至放大器12B的第一輸入端，并且通過(guò)第三電流源18B連接至電源電壓VDD。第三柵極G3連接至第二晶體管M2的第二柵極G2，并且通過(guò)偏置電壓67連接至電源電壓VDD。第三源極S3連接至參考電壓GND。偏置電壓67用于偏置第二晶體管M2和第三晶體管M3。第四晶體管M4包括第四漏極D4、第四柵極G4和第四源極S4。第四漏極D4連接至放大器12B的第二輸入端，并且通過(guò)第二電流源19B連接至電源電壓VDD。第四柵極G4連接至電阻器件64的另一端614，并且連接至電氣組件65。此外，第四源極S4連接至參考電壓GND，并且連接至第三晶體管M3的第三源極S3?？梢砸匀缦碌仁?13)來(lái)表示與溫度變化無(wú)關(guān)的電流I4：I4=(VGS1-VGS2)-(VGS3-VGS4)R---(13)]]>其中，R表示電阻器件64的電阻。基于等式(13)，由第一柵極-源極電壓VGS1、第二柵極-源極電壓VGS2、第三柵極-源極電壓VGS3和第四柵極-源極電壓VGS4來(lái)確定與溫度變化無(wú)關(guān)的電流I4?？梢酝ㄟ^(guò)調(diào)整電阻器件14A和電阻器件14B的電阻來(lái)調(diào)整電流I1和I2的斜率(參考圖5)。因此，如果電流I1和電流I2在溫度范圍內(nèi)具有基本相同的斜率，那么電阻器件14A的電阻等于電阻器件14B的電阻。通過(guò)比較，在等式(9)中，當(dāng)電阻器件14A的電阻等于電阻器件14B的電阻時(shí)，等式(9)的第一行與等式(13)相同。因此，如先前參考等式(9)所討論的，電流I4是通過(guò)閾值電壓之間的差值來(lái)確定的恒定電流，并且可 以由工藝很好地控制。此外，如先前圖1A中示出的實(shí)施例中所討論的，由于第一晶體管M1的第一漏極D1和第二晶體管M2的第二漏極D2分別連接至放大器12A的第一輸入端和第二輸入端，所以通過(guò)放大器12A將第一漏極D1處的電壓電平與第二漏極D2處的電壓電平保持為彼此相等。類似地，由于第三晶體管M3的第三漏極D3和第四晶體管M4的第四漏極D4分別連接至放大器12B的第一輸入端和第二輸入端，所以通過(guò)放大器12B將第三漏極D3處的電壓電平與第四漏極D4處的電壓電平保持為彼此相等。通過(guò)放大器12A和12B，減小或甚至消除由第一漏極D1和第二漏極D2之間的電壓差值所導(dǎo)致的和由第三漏極D3和第四漏極D4之間的電壓差值所導(dǎo)致的電流I4中的變化。圖6B是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I4的電路60B的示圖。參考圖6B，電路60B與參考圖6A描述和示出的電路60A類似，除了電路60B包括包含第一尾電流源13A的第一PTAT生成電路652A和包含第二尾電流源13B的第二PTAT生成電路652B。第一尾電流源13A連接在第一晶體管M1的第一源極S1(或第二晶體管M2的第二源極S2)與參考電壓GND之間。第二尾電流源13B連接在第三晶體管M3的第三源極S3(或第四晶體管M4的第四源極S4)與參考電壓GND之間。第一尾電流源13A用于向第一晶體管M1和第二晶體管M2提供電流。第二尾電流源13B用于向第三晶體管M3和第四晶體管M4提供電流。圖6C是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I4的電路60C的示圖。參考圖6C，電路60C與參考圖4E描述和示出的電路60A類似，除了第一PTAT生成電路653A的放大器12A、第一電流源18A與第二電流源19A之間的電連接和參考圖4F描述和示出的第一PTAT生成電路651A的類似的組件之間的電連接不同。具體地，放大器12A的輸出連接至電氣組件16A、第一電流源18A和第二電流源19A，并且用于控制電氣組件16A、第一電流源18A和第二電流源19A。圖6D是根據(jù)一些實(shí)施例的能夠生成與溫度變化無(wú)關(guān)的電流I4的電路 60D的示圖。參考圖6D，電路60D與參考圖6C描述和示出的電路60C類似，除了例如電路60D包括包含第一尾電流源13A的第一PTAT生成電路654A和包含第二尾電流源13B的第二PTAT生成電路654B。第一尾電流源13A連接在第一晶體管M1的第一源極S1(或第二晶體管M2的第二源極S2)與參考電壓GND之間。第二尾電流源13B連接在第三晶體管M3的第三源極S3(或第四晶體管M4的第四源極S4)與參考電壓GND之間。第一尾電流源13A用于向第一晶體管M1和第二晶體管M2提供電流。第二尾電流源13B用于向第三晶體管M3和第四晶體管M4提供電流。圖7是示出了圖6A中所示的電路60A在不同工藝角下的模擬結(jié)果的示意圖。具體地，在FF(快-快)角、SS(慢-慢)角和TT(典型-典型)角以及0.5伏特(V)的給定電源電壓VDD下進(jìn)行對(duì)電路60A的模擬。參考圖7，分別表示在角FF、SS和TT下的電流的曲線ISS、IFF和ITT接近于表示理想電流的曲線Iideal。模擬結(jié)果顯示由電路60A生成的電流I4是基本恒定的電流。在實(shí)施例中，在范圍從-40℃至125℃的溫度下進(jìn)行模擬，并且25℃下的溫度系數(shù)近似為70PPM/℃。在另一實(shí)施例中，在范圍從-20℃至125℃的溫度下進(jìn)行模擬，并且25℃下的溫度系數(shù)近似為50PPM/℃。根據(jù)模擬結(jié)果，角FF、SS和TT下的電流I4中的變化近似為±1.6％。一些實(shí)施例具有下文中的特征和/或優(yōu)點(diǎn)的一個(gè)或組合。在一些實(shí)施例中，電路包括第一晶體管、第二晶體管、電阻器件和放大器。第一晶體管包括第一漏極和第一柵極。第一晶體管包括第二漏極和第二柵極。電阻器件連接在第一柵極與第二柵極之間。放大器包括連接至第一漏極的第一輸入端和連接至第二漏極的第二輸入端。放大器被配置為將第一漏極處的電壓電平與第二漏極處的電壓電平保持為彼此相等。在一些實(shí)施例中，提供了一種電路。電路包括第一電流生成電路以提供第一電流、第二電流生成電路以提供第二電流以及電流減法器。第一電流生成電路包括第一對(duì)晶體管、第一電阻器件和第一放大器。第一對(duì)晶體管包括第一晶體管和第二晶體管，第一晶體管包括第一漏極和第一柵極，并且第二晶體管包括第二漏極和第二柵極。第一電阻器件連接在第一柵極與第二柵極之間。第一放大器包括連接至第一漏極的第一輸入端和連接至 第二漏極的第二輸入端。第一放大器被配置為將第一漏極處的電壓電平與第二漏極處的電壓電平保持為彼此相等。第二電流生成電路包括第二對(duì)晶體管、第二電阻器件和第二放大器。第二對(duì)晶體管包括第三晶體管和第四晶體管，第三晶體管包括第三漏極和第三柵極，并且第四晶體管包括第四漏極和第四柵極。第二電阻器件連接在第三柵極與第四柵極之間。第二放大器包括連接至第三漏極的第一輸入端和連接至第四漏極的第二輸入端。第二放大器被配置為將第三漏極處的電壓電平與第四漏極處的電壓電平保持為彼此相等。電流減法器被配置為接收第一電流和第二電流，并且通過(guò)從第二電流中減去第一電流或從第一電流中減去第二電流來(lái)生成第三電流。在一些實(shí)施例中，提供了一種電路。電路包括第一電流生成電路、第二電流生成電路以及電阻器件。第一電流生成電路包括第一對(duì)晶體管和第一放大器。第一對(duì)晶體管包括第一晶體管和第二晶體管，第一晶體管包括第一漏極和第一柵極，并且第二晶體管包括第二漏極和第二柵極。第一放大器包括連接至第一漏極的第一輸入端和連接至第二漏極的第二輸入端。第一放大器被配置為將第一漏極處的電壓電平與第二漏極處的電壓電平保持為彼此相等。第二電流生成電路包括第二對(duì)晶體管和第二放大器。第二對(duì)晶體管包括第三晶體管和第四晶體管，第三晶體管包括第三漏極和第三柵極，并且第四晶體管包括第四漏極和第四柵極。第二放大器包括連接至第三漏極的第一輸入端和連接至第四漏極的第二輸入端。第二放大器被配置為將第三漏極處的電壓電平與第四漏極處的電壓電平保持為彼此相等。電阻器件連接在第一柵極與第四柵極之間。以上論述了若干實(shí)施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或更改其他用于達(dá)到與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。當(dāng)前第1頁(yè)1 2 3