本發(fā)明涉及電路技術(shù)領(lǐng)域，特別是涉及一種帶隙基準(zhǔn)電路。

背景技術(shù)：

帶隙基準(zhǔn)電路(bandgap)是模擬電路中的基本電路，幾乎所有的功能電路比如模數(shù)轉(zhuǎn)換電路、數(shù)模轉(zhuǎn)換電路等都需要帶隙基準(zhǔn)電路來產(chǎn)生一個(gè)不隨電源電壓和溫度變化的參考電壓。對(duì)于不隨電源電壓變化的參考電壓的衡量指標(biāo)，就是電源抑制比(powersupplyrejectionratio，psrr)。所以提高psrr，對(duì)帶隙基準(zhǔn)電路至關(guān)重要。

然而，現(xiàn)有技術(shù)中，帶隙基準(zhǔn)電路在提高電源抑制比時(shí)，穩(wěn)定性受到影響，但又難以實(shí)現(xiàn)補(bǔ)償，除此之外，現(xiàn)有的帶隙基準(zhǔn)點(diǎn)路還存在低電源電壓下難以實(shí)現(xiàn)穩(wěn)定輸出的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例要解決的技術(shù)問題是提供一種帶隙基準(zhǔn)電路，提高電源抑制比的同時(shí)穩(wěn)定性不受影響，同時(shí)避免了低電源電壓下難以實(shí)現(xiàn)穩(wěn)定輸出的問題。

為了解決上述問題，本發(fā)明實(shí)施例提供一種帶隙基準(zhǔn)電路，所述帶隙基準(zhǔn)電路包括運(yùn)算放大器，所述運(yùn)算放大器的輸出端連接至反饋電路接入點(diǎn)，其特征在于，所述運(yùn)算放大器的輸出端經(jīng)由單級(jí)帶負(fù)載的共源級(jí)電路，連接至所述反饋電路接入點(diǎn)。

可選地，所述單級(jí)帶負(fù)載的共源級(jí)電路包括第一nmos管和負(fù)載單元；

所述第一nmos管適于將輸入電壓的變化轉(zhuǎn)換為漏極電流的變化，所述第一nmos管的柵極作為所述單級(jí)帶負(fù)載的共源級(jí)電路的輸入端，源極接地，漏極與所述負(fù)載單元耦接；

所述負(fù)載單元適于將所述漏極電流的變化轉(zhuǎn)化為電壓的變化。

可選地，所述負(fù)載單元包括第一pmos管；

所述第一pmos管的漏極與柵極耦接，并與所述第一nmos管耦接，所述第一pmos管的源極耦接電源。

可選地，所述負(fù)載單元包括第二nmos管；

所述第二nmos管的柵極與漏極耦接并與電源耦接，所述第二nmos管的源極與所述第一nmos管的漏極耦接。

可選地，所述負(fù)載單元包括第一電阻；

所述第一電阻的第一端與所述第一nmos管的漏極漏接。

可選地，所述帶隙基準(zhǔn)電路，還包括：第一pnp管、第二pnp管、第二電阻、第三電阻、第四電阻、第二pmos管和第三pmos管；

所述第一pnp管的集電極與基極接地；

所述第二pnp管的基極與集電極接地；

所述第二電阻的第一端與所述第一pnp管的發(fā)射極耦接；

所述運(yùn)算放大器的正相輸入端與所述第二pnp管的發(fā)射極耦接，負(fù)相輸入端與所述第二電阻的第二端耦接；

所述第三電阻的第一端與所述第二電阻的第二端耦接；

所述第四電阻的第一端與所述第二pnp管的發(fā)射極耦接，所述第四電阻的第二端作為所述帶隙基準(zhǔn)電路的輸出端；

所述第二pmos管的源極耦接電源，所述第二pmos管的漏極與所述第三電阻的第二端耦接；

所述第三pmos管的源極耦接電源，所述第三pmos管的柵極與所述第二pmos管的柵極耦接并作為所述反饋電路接入點(diǎn)，所述第三pmos管的漏極與所述第四電阻的第二端耦接

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下有益效果：

本發(fā)明實(shí)施例通過在所述運(yùn)算放大器的輸出端接入單級(jí)帶負(fù)載的共源級(jí)電路，所述運(yùn)算放大器的輸出端經(jīng)由單級(jí)帶負(fù)載的共源級(jí)電路，連接至所述 反饋電路接入點(diǎn)，從而可以通過提高增益來提高帶隙基準(zhǔn)電路的電源抑制比。此外，由于單級(jí)帶負(fù)載的共源級(jí)電路的輸出阻抗小，極點(diǎn)很大，對(duì)原來的基本的帶隙基準(zhǔn)電路的穩(wěn)定性不會(huì)產(chǎn)生影響，也不需要額外消耗電壓余度，從而在提高帶隙基準(zhǔn)電路的電源抑制比的同時(shí)，避免了補(bǔ)償難和低電源電壓下難以實(shí)現(xiàn)穩(wěn)定輸出的問題。

附圖說明

圖1是本發(fā)明實(shí)施例中的一種帶隙基準(zhǔn)電路的結(jié)構(gòu)示意圖；

圖2是圖1中所示的一種單級(jí)帶負(fù)載的共源級(jí)電路的結(jié)構(gòu)示意圖；

圖3是圖1中所示的另一種單級(jí)帶負(fù)載的共源級(jí)電路的結(jié)構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例中的另一種帶隙基準(zhǔn)電路的結(jié)構(gòu)示意圖；

圖5是本發(fā)明實(shí)施例中的又一種帶隙基準(zhǔn)電路的結(jié)構(gòu)示意圖；

圖6是圖5所示電路的仿真效果圖。

具體實(shí)施方式

如前所述，現(xiàn)有技術(shù)中，提高電源抑制比的帶隙基準(zhǔn)電路存在補(bǔ)償難或者低電源電壓下難以實(shí)現(xiàn)穩(wěn)定輸出的問題。

本申請(qǐng)的發(fā)明人研究發(fā)現(xiàn)，電源抑制比是指從輸入到輸出的增益除以從電源到輸出的增益，電源抑制比近似為運(yùn)算放大器的增益，而運(yùn)算放大器的結(jié)構(gòu)決定了其增益的范圍，為了得到高的電源抑制比，一般會(huì)選擇高增益的運(yùn)算放大器電路(operationalamplifier，opamp)來實(shí)現(xiàn)，這就需要至少具有兩級(jí)的共源結(jié)構(gòu)或者一級(jí)的折疊共源共柵(cascode)結(jié)構(gòu)的opamp。但是具有兩級(jí)以上的共源結(jié)構(gòu)的opamp存在頻率補(bǔ)償難以實(shí)現(xiàn)的問題，另一方面，實(shí)現(xiàn)高增益的折疊共源共柵結(jié)構(gòu)需要消耗額外的電壓余度，導(dǎo)致帶隙基準(zhǔn)點(diǎn)路存在低電源電壓下難以實(shí)現(xiàn)穩(wěn)定輸出的問題。所以就需要選擇新的結(jié)構(gòu)，既不會(huì)存在穩(wěn)定性受影響導(dǎo)致的補(bǔ)償難的問題，也不會(huì)存在低電源電壓下難以實(shí)現(xiàn)穩(wěn)定輸出的問題。

一般而言，基本的帶隙基準(zhǔn)電路中存在運(yùn)算放大器，運(yùn)算放大器的輸出端連接至反饋電路接入點(diǎn)，本發(fā)明實(shí)施例通過在所述運(yùn)算放大器的輸出端接 入單級(jí)帶負(fù)載的共源級(jí)電路，所述運(yùn)算放大器的輸出端經(jīng)由單級(jí)帶負(fù)載的共源級(jí)電路，連接至所述反饋電路接入點(diǎn)，從而可以通過提高增益來提高帶隙基準(zhǔn)電路的電源抑制比，此外，由于單級(jí)帶負(fù)載的共源級(jí)電路的輸出阻抗小，極點(diǎn)很大，對(duì)原來的基本的帶隙基準(zhǔn)電路的穩(wěn)定性不會(huì)產(chǎn)生影響，也不需要額外消耗電壓余度，從而在提高帶隙基準(zhǔn)電路的電源抑制比的同時(shí)，避免了補(bǔ)償難和低電源電壓下難以實(shí)現(xiàn)穩(wěn)定輸出的問題。

圖1是本發(fā)明實(shí)施例中的一種帶隙基準(zhǔn)電路的結(jié)構(gòu)示意圖。

一般而言，基本的帶隙基準(zhǔn)電路具有運(yùn)算放大器a和反饋電路1，所述反饋電路1與運(yùn)算放大器a的輸入端連接并具有反饋電路接入點(diǎn)p，所述運(yùn)算放大器a的輸出端連接至所述反饋電路接入點(diǎn)p。其中，所述反饋電路1可以是基于運(yùn)算放大器a實(shí)現(xiàn)的各種現(xiàn)有的帶隙基準(zhǔn)電路中，除運(yùn)算放大器a以外的電路部分。

參照?qǐng)D1，本發(fā)明實(shí)施例的帶隙基準(zhǔn)電路增加了單級(jí)帶負(fù)載的共源級(jí)電路2，與原基本的帶隙基準(zhǔn)電路中的運(yùn)算放大器a的輸出端耦接，所述運(yùn)算放大器a的輸出端經(jīng)由所述單級(jí)帶負(fù)載的共源級(jí)電路2，連接至所述反饋電路1接入點(diǎn)p。所述單級(jí)帶負(fù)載的共源級(jí)電路是指放大級(jí)為只有一級(jí)的帶負(fù)載的共源級(jí)電路。

結(jié)合圖1和圖2，在具體實(shí)施中，所述單級(jí)帶負(fù)載的共源級(jí)電路2可以包括第一nmos管mn1和負(fù)載單元21。其中：

所述第一nmos管mn1適于將輸入電壓的變化轉(zhuǎn)換為漏極電流的變化，漏極電流流過電阻就會(huì)產(chǎn)生輸出電壓，所述第一nmos管mn1的柵極作為所述單級(jí)帶負(fù)載的共源級(jí)電路2的輸入端，所述第一nmos管mn1的源極接地，所述第一nmos管mn1的漏極與所述負(fù)載單元21耦接；

所述負(fù)載單元21適于將漏極電流的變化轉(zhuǎn)化為電壓的變化，進(jìn)而產(chǎn)生輸出電壓。

本發(fā)明實(shí)施例通過在所述運(yùn)算放大器的輸出端接入單級(jí)帶負(fù)載的共源級(jí)電路，所述運(yùn)算放大器的輸出端經(jīng)由單級(jí)帶負(fù)載的共源級(jí)電路，連接至所述反饋電路接入點(diǎn)，從而可以通過提高增益來提高帶隙基準(zhǔn)電路的電源抑制比， 此外，由于單級(jí)帶負(fù)載的共源級(jí)電路的輸出阻抗小，極點(diǎn)很大，對(duì)原來的基本的帶隙基準(zhǔn)電路的穩(wěn)定性不會(huì)產(chǎn)生影響，從而不需要進(jìn)行頻率補(bǔ)償，同時(shí)所述單級(jí)帶負(fù)載的共源級(jí)電路也不需要額外消耗電壓余度，從而在提高帶隙基準(zhǔn)電路的電源抑制比的同時(shí)，避免了低電源電壓下難以實(shí)現(xiàn)穩(wěn)定輸出的問題。

參照?qǐng)D3，所述負(fù)載單元21可以是第一pmos管mp1，所述第一pmos管mp1的漏極與柵極耦接，并與所述第一nmos管mn1耦接，所述第一pmos管mp1的源極耦接電源vdd。

可以看出，圖3中的所述第一pmos管mp1采用了二極管的連接方式，采用二極管連接方式的所述第一pmos管mp1只要在電源電壓減去一個(gè)閾值電壓的情況下就可以開啟，所以不需要額外消耗電壓余度，進(jìn)而可以實(shí)現(xiàn)低電源電壓下穩(wěn)定的帶隙基準(zhǔn)電路的輸出電壓，同時(shí)由于輸出阻抗小，在低功耗設(shè)計(jì)下所述第一pmos管mp1的尺寸也較小，所以寄生電容較小，因此極點(diǎn)很大，對(duì)帶隙基準(zhǔn)電路的穩(wěn)定性不會(huì)產(chǎn)生影響，不存在現(xiàn)有技術(shù)中的頻率補(bǔ)償難的問題。

在另一具體實(shí)施中，所述負(fù)載單元21還可以是第二nmos管(圖未示)，所述第二nmos管的柵極與漏極耦接并與電源耦接，所述第二nmos管mn2的源極與所述第一nmos管的漏極耦接。需要說明的是，本領(lǐng)域技術(shù)人員可以理解在采用所述第二nmos管作為負(fù)載單元21時(shí)，所述第二nmos管mn2應(yīng)與原先基本的帶隙基準(zhǔn)電路之間做其他適應(yīng)性的連接。

在又一具體實(shí)施中，所述負(fù)載單元21還可以是第一電阻(圖未示)，所述第一電阻的第一端與所述第一nmos管mn1的漏極漏接。需要說明的是，本領(lǐng)域技術(shù)人員可以理解在采用所述第一電阻作為負(fù)載單元21時(shí)，所述第一電阻應(yīng)與原先基本的帶隙基準(zhǔn)電路之間做其他適應(yīng)性的連接。

下面結(jié)合圖3至圖5說明本發(fā)明實(shí)施例中的另一種帶隙基準(zhǔn)電路。如圖4所示，所述運(yùn)算放大器a的輸出端經(jīng)由單級(jí)帶負(fù)載的共源級(jí)電路2，連接至所述反饋電路接入點(diǎn)p。

請(qǐng)繼續(xù)參照?qǐng)D5，所述單級(jí)帶負(fù)載的共源級(jí)電路2可以包括第一nmos 管mn1和負(fù)載單元21，所述負(fù)載單元21可以是第一pmos管mp1，所述第一pmos管mp1的漏極與柵極耦接，并與所述第一nmos管mn1耦接，所述第一pmos管mp1的源極耦接電源vdd。

在具體實(shí)施中，所述帶隙基準(zhǔn)電路還可以包括：第一pnp管p1、第二pnp管p2、第二電阻r2、第三電阻r3、第四電阻r4、第二pmos管mp2和第三pmos管mp3。其中：

所述第一pnp管p1的集電極與基極接地；

所述第二pnp管p2的基極與集電極接地；

所述第二電阻r2的第一端與所述第一pnp管p1的發(fā)射極耦接；

所述運(yùn)算放大器a的正相輸入端與所述第二pnp管p2的發(fā)射極耦接，負(fù)相輸入端與所述第二電阻r2的第二端耦接；

所述第三電阻r3的第一端與所述第二電阻r2的第二端耦接；

所述第四電阻r4的第一端與所述第二pnp管p2的發(fā)射極耦接，所述第四電阻r4的第二端作為所述帶隙基準(zhǔn)電路的輸出端vout；

所述第二pmos管mp2的源極耦接電源，所述第二pmos管mp2的漏極與所述第三電阻r3的第二端耦接；

所述第三pmos管mp3的源極耦接電源，所述第三pmos管mp3的柵極與所述第二pmos管的柵極耦接并作為所述反饋電路接入點(diǎn)p，所述第三pmos管mp3的漏極與所述第四電阻r4的第二端耦接。

需要說明的是，本領(lǐng)域的技術(shù)人員可以理解在所述負(fù)載單元21為所述第一電阻或所述第二nmos管時(shí)，與圖5中加入所述單極帶負(fù)載的共源級(jí)電路2之前的帶隙基準(zhǔn)電路之間如何連接，比如在增加第一pmos管mp1和所述第一nmos管mn1后改變了極性，需要將所述運(yùn)算放大器a的輸入端的極性做適應(yīng)性的調(diào)整。

下面以圖5中的帶隙基準(zhǔn)電路為例推導(dǎo)該電路的電源抑制比psrr。圖中所述第一pmos管mp1和所述第一nmos管組成的共源級(jí)電路2的增益為a1＝gm1*(ro1||ro2||1/gm2)，其中，gm1為所述第一nmos管mn1的跨導(dǎo)， ro1為所述第一nmos管mn1的輸出阻抗，gm2為所述第一pmos管mp1的跨導(dǎo)，ro2為所述第一pmos管mp1的輸出阻抗，gm1大于gm2。

由于所述第一nmos管mn1和所述第一pmos管mp1處于飽和區(qū)時(shí)的輸出阻抗很大，所以單級(jí)帶負(fù)載的共源級(jí)電路2的增益a1可以近似為gm1/gm2，假設(shè)采用單級(jí)帶負(fù)載的共源級(jí)電路2之前的帶隙基準(zhǔn)電路的電源抑制比為a0，那么圖5中的帶隙基準(zhǔn)電路的電源抑制比psrr可近似計(jì)算為psrr＝a0*a1≈a0*gm1/gm2，由于gm1大于gm2，psrr大于a0，從而可以得知采用了單級(jí)帶負(fù)載的共源級(jí)電路2后的帶隙基準(zhǔn)電路(如圖5)的電源抑制比得到了提高。

請(qǐng)繼續(xù)參照?qǐng)D6，圖6為采用圖5中電路的仿真結(jié)果圖，其表明了電源電壓和帶隙基準(zhǔn)電路輸出電壓間的關(guān)系，橫坐標(biāo)為電源電壓vdd，縱坐標(biāo)為圖5中帶隙基準(zhǔn)電路輸出端vout的輸出電壓。其中曲線x為采用單級(jí)帶負(fù)載的共源級(jí)電路2之前的曲線，曲線y為采用單級(jí)帶負(fù)載的共源級(jí)電路2之后，即采用圖5所示電路后的電源電壓和輸出電壓關(guān)系曲線。

從圖6中可以看出，對(duì)于帶隙基準(zhǔn)電路的輸出電壓，在精度要求比較高的情況下，即要求帶隙基準(zhǔn)電路的輸出電壓隨電源電壓變化很小的情況下(例如小于1.5mv)，若采用圖5中所示的單級(jí)帶負(fù)載的共源級(jí)電路2，電源電壓為1.5v時(shí)輸出電壓就可以達(dá)到穩(wěn)定(具體參見曲線y)，而圖5中除單級(jí)帶負(fù)載的共源級(jí)電路2以外的帶隙基準(zhǔn)電路需要在2.3v時(shí)才可以輸出穩(wěn)定的電壓(具體參見曲線y)。

從上述電源抑制比的推導(dǎo)和仿真結(jié)果的說明可知，本發(fā)明實(shí)施例可以提高電源抑制比，此外在低電源電壓下可以輸出穩(wěn)定的參考電壓。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。