本發(fā)明涉及即使電源發(fā)生變動(dòng)也能夠抑制輸出電壓的變動(dòng)的電壓調(diào)節(jié)器。

背景技術(shù)：

對(duì)以往的電壓調(diào)節(jié)器進(jìn)行說(shuō)明。圖3是示出以往的電壓調(diào)節(jié)器的電路圖。

以往的電壓調(diào)節(jié)器具有PMOS晶體管106、107、108、301、302、303、NMOS晶體管103、104、105、304、305、306、307、308、電阻109、110、309、電容310、地端子100、電源端子101和輸出端子102。

由PMOS晶體管301、302、303、NMOS晶體管305、306、308和電阻309構(gòu)成偏置電路。由NMOS晶體管304、307和電容310構(gòu)成控制電路。由PMOS晶體管106、107和NMOS晶體管103、104、105構(gòu)成誤差放大電路。由PMOS晶體管108和電阻109、110構(gòu)成輸出電路。

在電源接通時(shí)，電容310兩端的電壓大致相同，NMOS晶體管304的柵電壓被提高至電源電壓VDD，NMOS晶體管304導(dǎo)通，PMOS晶體管303的柵電壓下降至地電壓。因此，PMOS晶體管303導(dǎo)通，NMOS晶體管103的柵電壓上升。因此，流過(guò)NMOS晶體管103的電流增大，誤差放大電路的工作速度暫時(shí)高速化。這樣，不會(huì)發(fā)生由于誤差放大電路的工作速度較慢而引起的過(guò)沖或下沖，能夠防止對(duì)與輸出端子102的后級(jí)連接的電路帶來(lái)的不良影響。

并且，當(dāng)進(jìn)行電容310的充電時(shí)，NMOS晶體管304的柵電壓下降。NMOS晶體管304在柵電壓下降至閾值Vth以下時(shí)截止。因此，整個(gè)控制電路停止動(dòng)作。這時(shí)，電源電壓VDD為穩(wěn)定狀態(tài)，電壓調(diào)節(jié)器進(jìn)行通常的動(dòng)作。

然后，在電源電壓VDD急劇變化時(shí)，首先，在該電壓下降時(shí)，電容310的電荷被放出，其次，在該電源電壓VDD上升時(shí)，通過(guò)與上述同樣的動(dòng)作使誤差放大電路的工作電流增大，所以與上述同樣，不會(huì)發(fā)生過(guò)沖或下沖(例如，參照專利文獻(xiàn)1)。

專利文獻(xiàn)1：日本特開(kāi)2001－22455號(hào)公報(bào)

但是，以往的電壓調(diào)節(jié)器即使在電源電壓VDD發(fā)生較小變動(dòng)的情況下，也使PMOS晶體管303的柵電壓擺動(dòng)。于是，存在以下課題：誤差放大電路的尾電流頻繁發(fā)生變化，導(dǎo)致誤差放大電路的工作點(diǎn)發(fā)生變化，所以電壓調(diào)節(jié)器的動(dòng)作變得不穩(wěn)定。此外，存在以下課題：在電源電壓VDD發(fā)生較大變動(dòng)的情況下，PMOS晶體管303的電流增大難以得到抑制，使誤差放大電路的尾電流過(guò)度增大，從而電壓調(diào)節(jié)器的動(dòng)作變得不穩(wěn)定。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明是鑒于上述課題而完成的，提供一種即使存在電源電壓的變動(dòng)也抑制輸出電壓的變動(dòng)而穩(wěn)定地進(jìn)行動(dòng)作的電壓調(diào)節(jié)器。

為了解決以往的課題，本發(fā)明的電壓調(diào)節(jié)器為如下的結(jié)構(gòu)。

電壓調(diào)節(jié)器具有控制電路，該控制電路具有與輸出晶體管的漏極連接的第一輸入端子、與電源端子連接的第二輸入端子、與第一輸入端子連接的過(guò)沖檢測(cè)電路和與第二輸入端子連接的電源電壓檢測(cè)電路，在輸出電壓和電源電發(fā)生了比規(guī)定的電壓大的變動(dòng)時(shí)，使增強(qiáng)電流在誤差放大電路中流過(guò)。

本發(fā)明的即使電源發(fā)生變動(dòng)也能夠抑制輸出電壓的變動(dòng)的電壓調(diào)節(jié)器能夠通過(guò)使誤差放大電路的電流增大來(lái)抑制輸出電壓的變動(dòng)。此外，不對(duì)由于電源電壓等的較小變動(dòng)而產(chǎn)生的輸出電壓的較小變動(dòng)做出反應(yīng)，在由于電源電壓等的較大變動(dòng)而產(chǎn)生的輸出電壓的較大變動(dòng)時(shí)，能夠防止在誤差放大電路中流過(guò)過(guò)度的電流而使得電壓調(diào)節(jié)器的動(dòng)作變得不穩(wěn)定。

附圖說(shuō)明

圖1是示出第一實(shí)施方式的電壓調(diào)節(jié)器的結(jié)構(gòu)的電路圖。

圖2是示出第二實(shí)施方式的電壓調(diào)節(jié)器的結(jié)構(gòu)的電路圖。

圖3是示出以往的電壓調(diào)節(jié)器的結(jié)構(gòu)的電路圖。

標(biāo)號(hào)說(shuō)明

100：地端子；101：電源端子；102：輸出端子；111、225：基準(zhǔn)電壓電路；114、115、127、124、137、134、221、222、224、223、244、243：恒流電路。

具體實(shí)施方式

以下，參照附圖來(lái)說(shuō)明本發(fā)明的實(shí)施方式。

<第一實(shí)施方式>

圖1是第一實(shí)施方式的電壓調(diào)節(jié)器的電路圖。

第一實(shí)施方式的電壓調(diào)節(jié)器具有PMOS晶體管106、107、108、NMOS晶體管103、104、105、112、113、121、122、123、132、133、電阻109、110、電容126、136、基準(zhǔn)電壓電路111、恒流電路114、115、127、124、137、134、地端子100、電源端子101和輸出端子102。

由PMOS晶體管106、107和NMOS晶體管103、104、105構(gòu)成誤差放大電路。由恒流電路124、127、137、134、電容126、136和NMOS晶體管123、122、133、132、121構(gòu)成控制電路。由電容126和恒流電路124、127構(gòu)成檢測(cè)輸出電壓Vout的過(guò)沖的過(guò)沖檢測(cè)電路。由電容136和恒流電路134、137構(gòu)成檢測(cè)電源電壓VDD的上升的電源電壓檢測(cè)電路。

接著，對(duì)第一實(shí)施方式的電壓調(diào)節(jié)器的連接進(jìn)行說(shuō)明。恒流電路114的一個(gè)端子與電源端子101連接，另一個(gè)端子與NMOS晶體管113的柵極和漏極連接。NMOS晶體管113的源極與地端子100連接。恒流電路115的一個(gè)端子與電源端子101連接，另一個(gè)端子與NMOS晶體管112的柵極和漏極連接。NMOS晶體管112的源極與地端子100連接。NMOS晶體管103的柵極與NMOS晶體管113的柵極和漏極連接，漏極與NMOS晶體管104的源極連接，源極與地端子100連接。NMOS晶體管121的柵極與NMOS晶體管112的柵極和漏極連接，漏極與NMOS晶體管104的源極連接，源極與NMOS晶體管132的漏極連接。NMOS晶體管132的柵極與NMOS晶體管133的柵極和漏極連接，源極與NMOS晶體管122的漏極連接。NMOS晶體管122的柵極與NMOS晶體管123的柵極和漏極連接，源極與地端子100連接。NMOS晶體管123的漏極與恒流電路124的一個(gè)端子連接，源極與地端子100連接。恒流電路124的另一個(gè)端子與地端子100連接。NMOS晶體管133的漏極與恒流電路134的一個(gè)端子連接，源極與地端子100連接。恒流電路134的另一個(gè)端子與地端子100連接?；鶞?zhǔn)電壓電路111的正極與NMOS晶體管104的柵極連接，負(fù)極與地端子100連接。PMOS晶體管106的柵極與PMOS晶體管107的柵極和漏極連接，漏極與NMOS晶體管104的漏極連接，源極與電源端子101連接。PMOS晶體管107的源極與電源端 子101連接，漏極與NMOS晶體管105的漏極連接。NMOS晶體管105的源極與NMOS晶體管104的源極連接，柵極與電阻109和電阻110的連接點(diǎn)連接。電阻110的另一個(gè)端子與輸出端子102連接，電阻109的另一個(gè)端子與地端子100連接。PMOS晶體管108的柵極與NMOS晶體管104的漏極連接，漏極與輸出端子102連接，源極與電源端子101連接。恒流電路127的一個(gè)端子與電源端子101連接，另一個(gè)端子與NMOS晶體管123的漏極和柵極連接。電容126連接在輸出端子102與NMOS晶體管123的漏極和柵極之間。恒流電路137的一個(gè)端子與電源端子101連接，另一個(gè)端子與NMOS晶體管133的漏極和柵極連接。電容136連接在電源端子101與NMOS晶體管133的漏極和柵極之間。

接著，對(duì)第一實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說(shuō)明。在將電源電壓VDD輸入到電源端子101時(shí)，電壓調(diào)節(jié)器將輸出電壓Vout從輸出端子102輸出。電阻109和110對(duì)輸出電壓Vout進(jìn)行分壓，并輸出分壓電壓Vfb。誤差放大電路對(duì)基準(zhǔn)電壓電路111的基準(zhǔn)電壓Vref和分壓電壓Vfb進(jìn)行比較，并控制PMOS晶體管108(輸出晶體管)的柵電壓，使得輸出電壓Vout恒定。將在恒流電路114、115、127、124、137、134中流過(guò)的電流分別設(shè)為I1、I2、I3、I4、I3′、I4′。由于在穩(wěn)定狀態(tài)下，按照I3<I4、I3′<I4′的關(guān)系設(shè)定了電流值，所以NMOS晶體管122、132的柵電壓被鉗位至地電壓，而不流過(guò)電流。

當(dāng)輸出電壓Vout高于規(guī)定電壓時(shí)，分壓電壓Vfb高于基準(zhǔn)電壓Vref。因此，誤差放大電路的輸出信號(hào)增高，PMOS晶體管108截止，所以輸出電壓Vout降低。此外，當(dāng)輸出電壓Vout低于規(guī)定電壓時(shí)，進(jìn)行與上述相反的動(dòng)作，從而輸出電壓Vout增高。這樣，電壓調(diào)節(jié)器以輸出電壓Vout恒定的方式進(jìn)行動(dòng)作。

這里，考慮電源電壓VDD發(fā)生變動(dòng)的情況。將NMOS晶體管123的柵極設(shè)為節(jié)點(diǎn)N1。將在電容126和恒流電路127的連接點(diǎn)到NMOS晶體管123的漏極和恒流電路124的連接點(diǎn)之間流過(guò)的電流設(shè)為I5。將在NMOS晶體管122中流過(guò)的電流設(shè)為I6。將NMOS晶體管133的柵極設(shè)為節(jié)點(diǎn)N1′。將在電容136和恒流電路137的連接點(diǎn)到NMOS晶體管133的漏極和恒流電路134的連接點(diǎn)之間流過(guò)的電流設(shè)為I5′。將在NMOS晶體管132中流過(guò)的電流設(shè)為I6′，在NMOS晶體管121中流過(guò)的電流設(shè)為I7。

當(dāng)電源電壓VDD大幅上升時(shí)，輸出電壓Vout產(chǎn)生過(guò)沖。并且，從輸出端子102(輸出電壓Vout)起經(jīng)由電容126流過(guò)電流IC1。電流I5保持I5＝I3+IC1的關(guān)系，當(dāng)電流IC1增大而成為I5>I4時(shí)，節(jié)點(diǎn)N1的電壓上升，在NMOS晶體管122中流過(guò)增強(qiáng)電流(boost current)I6。此外，從電源端子101(電源電壓VDD)起經(jīng)由電容136流過(guò)電流IC1′。電流I5′保持I5′＝I3′+IC1′的關(guān)系，當(dāng)電流IC1′增大而成為I5′>I4′時(shí)，節(jié)點(diǎn)N1′的電壓上升，在NMOS晶體管132中流過(guò)增強(qiáng)電流I6′。這里，I6和I6′中較小一方的電流在誤差放大電路中流過(guò)。這樣，誤差放大電路的電流增大，瞬態(tài)響應(yīng)性提高，輸出電壓Vout產(chǎn)生的過(guò)沖得到抑制。

直到IC1>I4－I3為止，不流過(guò)增強(qiáng)電流I6，直到IC1′>I4′－I3′為止，不流過(guò)增強(qiáng)電流I6′，因此不對(duì)由于電源電壓VDD的較小變動(dòng)而產(chǎn)生的輸出電壓Vout的較小變動(dòng)做出反應(yīng)，能夠使電壓調(diào)節(jié)器穩(wěn)定動(dòng)作。此外，當(dāng)電源電壓VDD不發(fā)生變動(dòng)時(shí)，僅對(duì)輸出電壓Vout的變動(dòng)不做出反應(yīng)，能夠使電壓調(diào)節(jié)器穩(wěn)定動(dòng)作。此外，增強(qiáng)電流I6和I6′的最大值受電流I7限制。因此，即使輸出電壓Vout發(fā)生較大變動(dòng)，也不會(huì)流過(guò)大于電流I7的增強(qiáng)電流I6和I6′，即不會(huì)使誤差放大電路的尾電流過(guò)度增大，所以電壓調(diào)節(jié)器能夠穩(wěn)定地進(jìn)行動(dòng)作。

另外，即使刪除NMOS晶體管123、133，也同樣能夠使增強(qiáng)電流I6、I6′流過(guò)。此外，能夠成為以下結(jié)構(gòu)：在刪除NMOS晶體管122、123、恒流電路127、124和電容126(將NMOS晶體管132的源極與地端子100連接)后，在電源電壓VDD發(fā)生了變動(dòng)時(shí)，使增強(qiáng)電流I6′流過(guò)。

如以上所說(shuō)明那樣，第一實(shí)施方式的電壓調(diào)節(jié)器能夠通過(guò)使誤差放大電路的電流增大來(lái)抑制輸出電壓Vout的過(guò)沖。此外，不對(duì)由于電源電壓等的較小變動(dòng)而產(chǎn)生的輸出電壓Vout的較小變動(dòng)做出反應(yīng)，在由于電源電壓等的較大變動(dòng)而產(chǎn)生的輸出電壓Vout的較大變動(dòng)時(shí)，不在誤差放大電路中流過(guò)過(guò)度的尾電流，能夠使電壓調(diào)節(jié)器穩(wěn)定地進(jìn)行動(dòng)作。

<第二實(shí)施方式>

圖2是第二實(shí)施方式的電壓調(diào)節(jié)器的電路圖。

第二實(shí)施方式的電壓調(diào)節(jié)器具有PMOS晶體管205、206、207、210、212、213、214、215、219、220、235、236、251、NMOS晶體管203、204、211、216、218、250、電阻208、209、電容226、246、基準(zhǔn)電壓電路225、恒流電路221、222、223、 224、243、244、地端子100、電源端子101和輸出端子102。由PMOS晶體管205、206、212、213、214和NMOS晶體管203、204、211、218構(gòu)成誤差放大電路。由恒流電路224、223、244、243、電容226、246、PMOS晶體管210、215、235、236、251和NMOS晶體管216、250構(gòu)成控制電路。由電容226和恒流電路223、224構(gòu)成檢測(cè)輸出電壓Vout的過(guò)沖的過(guò)沖檢測(cè)電路。由電容246和恒流電路243、244構(gòu)成檢測(cè)電源電壓VDD的上升的電源電壓檢測(cè)電路。

接著，對(duì)第二實(shí)施方式的電壓調(diào)節(jié)器的連接進(jìn)行說(shuō)明。恒流電路221的一個(gè)端子與PMOS晶體管219的柵極和漏極連接，另一個(gè)端子與地端子100連接。PMOS晶體管219的源極與電源端子101連接，柵極與PMOS晶體管214的柵極連接。PMOS晶體管214的源極與電源端子101連接，漏極與PMOS晶體管205的源極連接。恒流電路222的一個(gè)端子與PMOS晶體管220的柵極和漏極連接，另一個(gè)端子與地端子100連接。PMOS晶體管220的源極與電源端子101連接，柵極與PMOS晶體管210的柵極連接。PMOS晶體管210的源極與PMOS晶體管235的漏極連接，漏極與PMOS晶體管205的源極連接。PMOS晶體管235的柵極與PMOS晶體管236的柵極和漏極連接，源極與PMOS晶體管215的漏極連接。PMOS晶體管215的柵極與PMOS晶體管251的柵極和漏極連接，源極與電源端子101連接。PMOS晶體管251的源極與電源端子101連接。NMOS晶體管250的漏極與PMOS晶體管251的柵極和漏極連接，源極與地端子100連接?；鶞?zhǔn)電壓電路225的正極與PMOS晶體管205的柵極連接，負(fù)極與地端子100連接。NMOS晶體管203的柵極和漏極與PMOS晶體管205的漏極連接，源極與地端子100連接。NMOS晶體管211的柵極與NMOS晶體管203的柵極和漏極連接，漏極與PMOS晶體管212的柵極和漏極連接，源極與地端子100連接。PMOS晶體管212的柵極與PMOS晶體管213的柵極連接，源極與電源端子101連接。PMOS晶體管213的漏極與NMOS晶體管218的漏極連接，源極與電源端子101連接。NMOS晶體管218的柵極與NMOS晶體管204的柵極和漏極連接，源極與地端子100連接。PMOS晶體管206的漏極與NMOS晶體管204的柵極和漏極連接，柵極與電阻208和209的連接點(diǎn)連接，源極與PMOS晶體管205的源極連接。電阻209的另一個(gè)端子與輸出端子102連接。電阻208的另一個(gè)端子與地端子100連接。NMOS晶體管204的源極與地端子100連接。PMOS晶體管207的柵極與PMOS晶體管213的漏極連接，漏極與輸出端子102連接，源極與電源端 子101連接。恒流電路224的一個(gè)端子與地端子100連接，另一個(gè)端子與NMOS晶體管216的柵極和漏極連接。NMOS晶體管216的柵極與NMOS晶體管250的柵極連接，源極與地端子100連接。恒流電路223的一個(gè)端子與PMOS晶體管216的柵極和漏極連接，另一個(gè)端子與電源端子101連接。電容226的一個(gè)端子與輸出端子102連接，另一個(gè)端子與恒流電路223和恒流電路224的連接點(diǎn)連接。恒流電路244的一個(gè)端子與電源端子101連接，另一個(gè)端子與PMOS晶體管236的柵極和漏極連接。PMOS晶體管236的源極與電源端子101連接。恒流電路243的一個(gè)端子與PMOS晶體管236的柵極和漏極連接，另一個(gè)端子與地端子100連接。電容246的一個(gè)端子與地端子100連接，另一個(gè)端子與恒流電路243和恒流電路244的連接點(diǎn)連接。

接著，對(duì)第二實(shí)施方式的電壓調(diào)節(jié)器的動(dòng)作進(jìn)行說(shuō)明。在將電源電壓VDD輸入到電源端子101時(shí)，電壓調(diào)節(jié)器將輸出電壓Vout從輸出端子102輸出。電阻208和209對(duì)輸出電壓Vout進(jìn)行分壓，并輸出分壓電壓Vfb。誤差放大電路對(duì)基準(zhǔn)電壓電路225的基準(zhǔn)電壓Vref和分壓電壓Vfb進(jìn)行比較，控制作為輸出晶體管進(jìn)行動(dòng)作的PMOS晶體管207的柵電壓，使得輸出電壓Vout恒定。在將在恒流電路221、222、223、224、243、244中流過(guò)的電流設(shè)為I1、I2、I3、I4、I3′、I4′時(shí)，在穩(wěn)定狀態(tài)下按照I3<I4、I3′<I4′的關(guān)系設(shè)定電流值。因此，PMOS晶體管215、235的柵電壓被鉗位至電源電壓VDD，在PMOS晶體管215、235中不流過(guò)電流。

當(dāng)輸出電壓Vout高于規(guī)定電壓時(shí)，分壓電壓Vfb高于基準(zhǔn)電壓Vref。因此，誤差放大電路的輸出信號(hào)增高，PMOS晶體管207截止，所以輸出電壓Vout降低。此外，當(dāng)輸出電壓Vout低于規(guī)定電壓時(shí)，進(jìn)行與上述相反的動(dòng)作，從而輸出電壓Vout增高。這樣，電壓調(diào)節(jié)器以使得輸出電壓Vout恒定的方式進(jìn)行動(dòng)作。

這里，考慮電源電壓VDD發(fā)生了變動(dòng)的情況。將NMOS晶體管216的柵極設(shè)為節(jié)點(diǎn)N1。將PMOS晶體管251的柵極設(shè)為節(jié)點(diǎn)N2。將在電容226和恒流電路223的連接點(diǎn)到NMOS晶體管216的漏極和恒流電路224的連接點(diǎn)之間流過(guò)的電流設(shè)為I5。將在PMOS晶體管215中流過(guò)的電流設(shè)為I6。將PMOS晶體管236的柵極設(shè)為節(jié)點(diǎn)N2′。將在PMOS晶體管236的漏極和恒流電路244的連接點(diǎn)到電容246和恒流電路243的連接點(diǎn)之間流過(guò)的電流設(shè)為I5′。將在PMOS晶體管235中流過(guò)的電流設(shè)為I6′，將在PMOS晶體管210中流過(guò)的電流設(shè)為I7。

當(dāng)電源電壓VDD大幅上升時(shí)，輸出電壓Vout產(chǎn)生過(guò)沖。并且，從輸出電壓Vout經(jīng)由電容226流過(guò)電流IC1。電流I5保持I5＝I3+IC1的關(guān)系，當(dāng)電流IC1增大而成為I5>I4時(shí)，節(jié)點(diǎn)N1的電壓上升，NMOS晶體管250導(dǎo)通，所以節(jié)點(diǎn)N2的電壓降低，在PMOS晶體管215中流過(guò)增強(qiáng)電流I6。此外，當(dāng)電源電壓VDD大幅上升時(shí)，在電容246中流過(guò)電流IC1′。電流I5′保持I5′＝I3′+IC1′的關(guān)系，當(dāng)電流IC1′增大而成為I5′>I4′時(shí)，節(jié)點(diǎn)N2′的電壓下降，在NMOS晶體管235中流過(guò)增強(qiáng)電流I6′。這里，I6和I6′中的較小一方的電流在誤差放大電路中流過(guò)。這樣，誤差放大電路的電流增大，瞬態(tài)響應(yīng)性提高，輸出電壓Vout產(chǎn)生的過(guò)沖得到抑制。

直到IC1>I4－I3為止，不流過(guò)增強(qiáng)電流I6，直到IC1′>I4′－I3′為止，不流過(guò)增強(qiáng)電流I6′，所以不對(duì)由于電源電壓VDD的較小變動(dòng)而產(chǎn)生的輸出電壓Vout的較小變動(dòng)做出反應(yīng)，能夠使電壓調(diào)節(jié)器穩(wěn)定動(dòng)作。此外，當(dāng)電源電壓VDD不發(fā)生變動(dòng)時(shí)，僅對(duì)輸出電壓Vout的變動(dòng)不做出反應(yīng)，能夠使電壓調(diào)節(jié)器穩(wěn)定動(dòng)作。此外，增強(qiáng)電流I6和I6′的最大值受電流I7限制。因此，即使輸出電壓Vout發(fā)生較大變動(dòng)，也不會(huì)流過(guò)大于電流I7的增強(qiáng)電流I6和I6′，即不會(huì)使誤差放大電路的尾電流過(guò)度增大，所以電壓調(diào)節(jié)器能夠穩(wěn)定地進(jìn)行動(dòng)作。

另外，即使刪除NMOS晶體管216、236，也同樣能夠使增強(qiáng)電流I6、I6′流過(guò)。此外，能夠成為以下結(jié)構(gòu)：在刪除NMOS晶體管216、250、PMOS晶體管251、215、恒流電路223、224和電容226后，在電源電壓VDD發(fā)生了變動(dòng)時(shí)，使增強(qiáng)電流I6′流過(guò)。

如以上所說(shuō)明那樣，第二實(shí)施方式的電壓調(diào)節(jié)器能夠通過(guò)使誤差放大電路的電流增大來(lái)抑制輸出電壓Vout的過(guò)沖。此外，不對(duì)由于電源電壓等的較小變動(dòng)而產(chǎn)生的輸出電壓Vout的較小變動(dòng)做出反應(yīng)，在由于電源電壓等的較大變動(dòng)而產(chǎn)生的輸出電壓Vout的較大變動(dòng)時(shí)，不在誤差放大電路中流過(guò)過(guò)度的尾電流，能夠使電壓調(diào)節(jié)器穩(wěn)定地進(jìn)行動(dòng)作。

另外，雖然第二實(shí)施方式的電壓調(diào)節(jié)器利用PMOS晶體管236、電容246和恒流電路243、244，設(shè)為在電源電壓VDD發(fā)生了變動(dòng)的情況下，使增強(qiáng)電流I6′流過(guò)的結(jié)構(gòu)，但也可以與圖1同樣地利用NMOS晶體管133、電容136、恒流電路134、137和電流鏡電路設(shè)為折返的結(jié)構(gòu)。