技術(shù)領(lǐng)域

本發(fā)明涉及一種用于上位機(jī)的智能化自動(dòng)控制裝置。

背景技術(shù)：

目前，社會(huì)上大部分控制系統(tǒng)都采用現(xiàn)場(chǎng)控制模塊進(jìn)行控制，各現(xiàn)場(chǎng)控制模塊通過(guò)現(xiàn)場(chǎng)總線進(jìn)行互連，末端現(xiàn)場(chǎng)控制模塊通過(guò)網(wǎng)關(guān)與上位機(jī)進(jìn)行連接?，F(xiàn)有技術(shù)的控制系統(tǒng)，因現(xiàn)場(chǎng)控制模塊各自獨(dú)立，增加了上位機(jī)的控制難度和編程難度，因上位機(jī)程序復(fù)雜，在運(yùn)行過(guò)程中容易造成死機(jī)，影響整個(gè)系統(tǒng)的正常運(yùn)行。并且，在系統(tǒng)運(yùn)行過(guò)程中，往往有一些控制過(guò)程的被控對(duì)象分布比較分散，而且每個(gè)被控對(duì)象的點(diǎn)數(shù)比較少，對(duì)于這種多點(diǎn)布置的小規(guī)模系統(tǒng)，采用傳統(tǒng)的 DCS 會(huì)增加電纜成本。如果采用遠(yuǎn)程IO，不僅增加了通訊的時(shí)間和系統(tǒng)響應(yīng)時(shí)間，不能做到自動(dòng)控制。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明目的是針對(duì)現(xiàn)有技術(shù)存在的缺陷提供一種用于上位機(jī)的智能化自動(dòng)控制裝置。

本發(fā)明為實(shí)現(xiàn)上述目的，采用如下技術(shù)方案：一種用于上位機(jī)的智能化自動(dòng)控制裝置，由前端現(xiàn)場(chǎng)控制模塊、中間現(xiàn)場(chǎng)控制模塊、末端現(xiàn)場(chǎng)控制模塊、斷電保護(hù)模塊、主控制模塊、上位機(jī)組成，所述前端現(xiàn)場(chǎng)控制模塊、中間現(xiàn)場(chǎng)控制模塊、末端現(xiàn)場(chǎng)控制模塊、斷電保護(hù)模塊和主控制模塊都通過(guò)485現(xiàn)場(chǎng)總線連接，所述主控制模塊和上位機(jī)之間通過(guò)ZigBee通訊連接；

其中，所述主控制模塊包括輸入通道、輸出通道、FPGA模塊、組態(tài)模塊、協(xié)處理器和中央處理器，所述輸入通道、所述輸出通道、所述協(xié)處理器、所述中央處理器與所述FPGA模塊連接；

所述輸入通道用于輸入現(xiàn)場(chǎng)數(shù)據(jù)；

所述FPGA模塊設(shè)置雙口RAM，所述雙口RAM用于所述中央處理器與所述協(xié)處理器之間的數(shù)據(jù)傳送 ；

所述協(xié)處理器用于對(duì)所述輸入通道采集的所述現(xiàn)場(chǎng)數(shù)據(jù)進(jìn)行處理，傳送給所述中央處理器，并對(duì)所述中央處理器傳送的控制信號(hào)進(jìn)行處理；

所述中央處理器用于對(duì)收到的所述現(xiàn)場(chǎng)數(shù)據(jù)進(jìn)行邏輯解算，產(chǎn)生控制信號(hào)，并將所述控制信號(hào)傳送給所述協(xié)處理器 ；

所述組態(tài)模塊用于實(shí)現(xiàn)控制邏輯；

所述輸出通道用于輸出所述控制信號(hào)；

所述中央處理器與控制中心通過(guò)通訊鏈路連接；

其中，所述中央處理器中設(shè)置有電壓調(diào)節(jié)模塊。

本發(fā)明的有益效果：本發(fā)明可實(shí)現(xiàn)對(duì)現(xiàn)場(chǎng)控制系統(tǒng)的統(tǒng)一協(xié)調(diào)和監(jiān)控，減少上位機(jī)的控制難度和編程難度，有效解決了上位機(jī)運(yùn)行過(guò)程中的死機(jī)問(wèn)題，避免因上位機(jī)故障而造成整個(gè)系統(tǒng)無(wú)法正常運(yùn)行。與現(xiàn)有技術(shù)相比，本發(fā)明的主控制模塊采用 X86 處理器作為中央處理器，主要完成網(wǎng)絡(luò)通訊和邏輯解算；采用 ARM 作為協(xié)處理器，完成現(xiàn)場(chǎng)模擬量和開(kāi)關(guān)量的處理以及與 X86 處理器的通訊；可實(shí)現(xiàn)工業(yè)現(xiàn)場(chǎng)裝置的就地控制，不僅降低了電纜成本，也減小了控制系統(tǒng)響應(yīng)時(shí)間。

附圖說(shuō)明

圖 1 本發(fā)明的主視圖結(jié)構(gòu)示意圖。

圖 2 本發(fā)明的左視圖結(jié)構(gòu)示意圖。

具體實(shí)施方式

圖1、圖2所示，公開(kāi)了一種用于上位機(jī)的智能化自動(dòng)控制裝置，由前端現(xiàn)場(chǎng)控制模塊、中間現(xiàn)場(chǎng)控制模塊、末端現(xiàn)場(chǎng)控制模塊、斷電保護(hù)模塊、主控制模塊、上位機(jī)組成，所述前端現(xiàn)場(chǎng)控制模塊、中間現(xiàn)場(chǎng)控制模塊、末端現(xiàn)場(chǎng)控制模塊、斷電保護(hù)模塊和主控制模塊都通過(guò)485現(xiàn)場(chǎng)總線連接，所述主控制模塊和上位機(jī)之間通過(guò)ZigBee通訊連接。

圖2所示，所述主控制模塊包括輸入通道、輸出通道、FPGA模塊、組態(tài)模塊、協(xié)處理器和中央處理器，所述輸入通道、所述輸出通道、所述協(xié)處理器、所述中央處理器與所述FPGA模塊連接；

所述輸入通道用于輸入現(xiàn)場(chǎng)數(shù)據(jù)；

所述FPGA模塊設(shè)置雙口RAM，所述雙口RAM用于所述中央處理器與所述協(xié)處理器之間的數(shù)據(jù)傳送 ；

所述協(xié)處理器用于對(duì)所述輸入通道采集的所述現(xiàn)場(chǎng)數(shù)據(jù)進(jìn)行處理，傳送給所述中央處理器，并對(duì)所述中央處理器傳送的控制信號(hào)進(jìn)行處理；

所述中央處理器用于對(duì)收到的所述現(xiàn)場(chǎng)數(shù)據(jù)進(jìn)行邏輯解算，產(chǎn)生控制信號(hào)，并將所述控制信號(hào)傳送給所述協(xié)處理器；所述組態(tài)模塊用于實(shí)現(xiàn)控制邏輯；所述輸出通道用于輸出所述控制信號(hào)；所述中央處理器與控制中心通過(guò)通訊鏈路連接；

其中，為使得中央處理器的工作電壓更加穩(wěn)定，在所述中央處理器中還設(shè)置有電壓調(diào)節(jié)模塊。

與現(xiàn)有技術(shù)相比，本發(fā)明的主控制模塊采用 X86 處理器作為中央處理器，主要完成網(wǎng)絡(luò)通訊和邏輯解算；采用 ARM 作為協(xié)處理器，完成現(xiàn)場(chǎng)模擬量和開(kāi)關(guān)量的處理以及與 X86 處理器的通訊；可實(shí)現(xiàn)工業(yè)現(xiàn)場(chǎng)裝置的就地控制，不僅降低了電纜成本，也減小了控制系統(tǒng)響應(yīng)時(shí)間。中央處理器通過(guò)網(wǎng)絡(luò)通訊與控制中心進(jìn)行數(shù)據(jù)交換，以構(gòu)建網(wǎng)絡(luò)化的數(shù)據(jù)采集和監(jiān)控系統(tǒng)，滿足企業(yè)的各種復(fù)雜控制要求，保證上位機(jī)的安全穩(wěn)定運(yùn)行。

以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。