本發(fā)明涉及一種電路，特別是涉及一種電流最大值的電流模電路。

背景技術(shù)：

目前，電流最大值電路在測(cè)量和控制領(lǐng)域有廣泛應(yīng)用。圖1為傳統(tǒng)的電流最大值電路的電路示意圖。其中NMOS管MN1和MN2、PMOS管MP1、MP2和MP3分別構(gòu)成電流宿電流鏡和電流源電流鏡，NMOS管MN3、PMOS管MP4和MP5均用作開關(guān)，電阻R1的功能是將流過其中的電流轉(zhuǎn)換為電壓。

NMOS管MN4～MN6、PMOS管MP6～MP10以及電阻R2構(gòu)成與上述完全相同的電路對(duì)輸入電流I2進(jìn)行處理。

NMOS管MN7和MN8構(gòu)成電流宿電流鏡，PMOS管MP11和MP12構(gòu)成電流源電流鏡。

比較器CMP完成對(duì)兩個(gè)輸入電壓進(jìn)行比較并輸出相應(yīng)邏輯值的功能。

反相器INV對(duì)其輸入的邏輯電壓進(jìn)行取反。

該電路的原理如下：

輸入電流I1通過兩組電流鏡MN1和MN2、MP1～MP3鏡像之后分別從PMOS管MP2和MP3的漏極輸出兩路等值電流，其中通過PMOS管MP2漏極輸出的一路電流流過電阻R1后在其上產(chǎn)生壓降I1*R1，該電壓輸入比較器CMP的同相輸入端與輸入電流I2經(jīng)同樣處理后產(chǎn)生的電壓進(jìn)行比較。另一路通過PMOS管MP3漏極輸出的電流與輸入電流I2經(jīng)同樣處理后產(chǎn)生的鏡像電流進(jìn)行求和。當(dāng)I1>I2時(shí)，比較器CMP的兩個(gè)輸入值I1*R1>I2*R2，比較器CMP輸出邏輯高，并通過開關(guān)管MN3、MP4和MP5將對(duì)I1進(jìn)行處理的部分電路打開，從而從MP3漏極輸出的電流為I1。而開關(guān)管MN6、MP9和MP10會(huì)將對(duì)I2進(jìn)行處理的部分電路關(guān)閉，從而從MP8漏極輸出的電流為0。在MP3和MP8的漏極處對(duì)兩路電流求和的結(jié)果就為I1。經(jīng)過兩組電流鏡MN7和MN8、MP11和MP12之后從MP12的漏極輸出的最終電流就是I1。

當(dāng)I1<I2時(shí)，顯而易見，從MP12的漏極輸出的最終電流就是I2。

然而，上述電流模電流最大值電路具有如下缺點(diǎn)：

1.結(jié)構(gòu)復(fù)雜。

2.功耗大。

3.占用芯片面積大。

技術(shù)實(shí)現(xiàn)要素：

為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種電流最大值的電流模電路，其結(jié)構(gòu)簡(jiǎn)單，功耗低且占用芯片面積小。

為達(dá)上述及其它目的，本發(fā)明提出一種電流最大值的電流模電路，包括：

第一電流鏡，用于將第一輸入電流轉(zhuǎn)換為第一電流宿；

第二電流鏡，用于將第二輸入電流轉(zhuǎn)換為第二電流宿；

運(yùn)算單元，用于根據(jù)該第一電流宿與該第二電流宿的大小產(chǎn)生一運(yùn)算結(jié)果并以電流源形式輸出；

第三電流鏡，用于將該第一電流宿轉(zhuǎn)換為一電流源輸出。

進(jìn)一步地，該第一電流鏡包括第一NMOS管、第四NMOS管，該第一NMOS管、第四NMOS管源極接地，該第一NMOS管的柵漏相連后接該第一輸入電流，并連接至該第四NMOS管的柵極，該第四NMOS管漏極接該運(yùn)算單元和第三電流源。

進(jìn)一步地，該第二電流鏡包括第二NMOS管、第三NMOS管，該第二NMOS管、第三NMOS管源極接地，該第二NMOS管的柵漏相連后接該第二輸入電流，并連接至該第三NMOS管的柵極，該第三NMOS管漏極接該運(yùn)算單元。

進(jìn)一步地，該第三電流鏡的輸出電流與該運(yùn)算單元的輸出電流求和作為最終的電流輸出

進(jìn)一步地，該運(yùn)算單元包括第三PMOS管，第二PMOS管、第一PMOS管。該第三PMOS管源極接電源，漏極接該第三NMOS管漏極，并接該第二PMOS的漏極和柵極，該第三PMOS管柵極接該第四NMOS管漏極。該第一PMOS管、第二PMOS管源極接電源，該第二PMOS管的柵漏相連后接該第三NMOS管漏極，并連接至該第一PMOS管的柵極，該第一PMOS管的漏極輸出至最終的電流輸出。

進(jìn)一步地，該第三電流鏡包括第四PMOS管、第五PMOS管，該第四PMOS管、第五PMOS管，源極接電源，該第四PMOS管的柵漏相連后連接該第四NMOS管漏極，并連接至該第五PMOS管柵極，該第五PMOS管漏極輸出至最終的電流輸出，該第一PMOS管漏極接至該第五PMOS管漏極。

進(jìn)一步地，所有PMOS管的寬長比相等或大致相等。

進(jìn)一步地，所有NMOS管的寬長比相等或大致相等。

進(jìn)一步地，源極接地的NMOS管的襯底均接地，源極接電源的PMOS管的襯底均接電源。

進(jìn)一步地，最終的電流輸出等于第一輸入電流與第二輸入電流中的較大者。

與現(xiàn)有技術(shù)相比，本發(fā)明一種電流最大值的電流模電路通過利用第一電流鏡將第一輸入電流轉(zhuǎn)換為第一電流宿、第二電流鏡將第二輸入電流轉(zhuǎn)換為第二電流宿、利用運(yùn)算單元根據(jù)第一電流宿與第二電流宿的相對(duì)大小產(chǎn)生一運(yùn)算結(jié)果并以電流源形式輸出，利用第三電流鏡將第一電流源鏡像輸出，運(yùn)算單元的輸出電流與第三電流鏡的輸出求和后作為最終的電流輸出，實(shí)現(xiàn)了一種電流最大值的電流模電路，具有結(jié)構(gòu)簡(jiǎn)單,功耗小，沒有電流浪費(fèi)且占用芯片面積很小的優(yōu)點(diǎn)。

附圖說明

圖1為傳統(tǒng)的電流最大值電路的電路示意圖；

圖2為本發(fā)明一種電流模電流最大值電路的電路示意圖；

圖3為本發(fā)明的仿真電路圖；

圖4為本發(fā)明的仿真結(jié)果圖。

具體實(shí)施方式

以下通過特定的具體實(shí)例并結(jié)合附圖說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過其它不同的具體實(shí)例加以施行或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾與變更。

圖2為本發(fā)明一種電流最大值的電流模電路的電路示意圖。如圖2所示，本發(fā)明一種電流最大值的電流模電路，包括：第一電流鏡10、第二電流鏡20、運(yùn)算單元30、第三電流鏡40。

其中，第一電流鏡10由NMOS管MN1、MN4組成，用于將第一輸入電流I1轉(zhuǎn)換為第一電流宿；第二電流鏡20由NMOS管MN2、MN3組成，用于將第二輸入電流I2轉(zhuǎn)換為第二電流宿；運(yùn)算單元30由PMOS管MP1、MP2和MP3組成，用于根據(jù)該第一電流宿與該第二電流宿的相對(duì)大小產(chǎn)生一運(yùn)算結(jié)果并以電流源形式從MP3的漏極輸出；第三電流鏡40由PMOS管MP4、MP5組成，用于將第一電流鏡10輸出的第一電流宿轉(zhuǎn)換為一電流源輸出，該第三電流鏡的輸出電流與運(yùn)算單元的輸出電流在MP5和MP1的漏極處求和作為最終的電流輸出Iout。

NMOS管MN1、MN4、MN2、MN3源極接地，PMOS管MP1、MP2、MP3、MP4、MP5源極接電源VDD，輸入電流源I1和I2之一端連接電源VDD，其另一端分別連接NMOS管MN1、MN2的漏極，NMOS管MN1的柵漏相連再連接至NMOS管MN4的柵極組成典型電流鏡電路(第一電流鏡10)，NMOS管MN2的柵漏相連再連接至NMOS管MN3的柵極組成典型電流鏡電路(第二電流鏡20)，PMOS管MP2的柵漏相連再連接至PMOS管MP1的柵極組成典型電流鏡電路并與PMOS管MP3的漏極連接共同組成運(yùn)算單元(運(yùn)算單元30)，PMOS管MP4的柵漏相連再連接至PMOS管MP5的柵極組成典型電流鏡電路(第三電流鏡40)，第一電流鏡10的輸出即NMOS管MN4漏極連接至第三電流鏡40的輸入即PMOS管MP4的漏極和柵極，第二電流鏡20的輸出即NMOS管MN3漏極連接至運(yùn)算單元30的輸入即PMOS管MP2的漏極、柵極和MP3的漏極，PMOS管MP3柵極連接至PMOS管MP4的柵極、漏極和MP5的柵極，PMOS管MP3的漏極連接至NMOS管MN3的漏極。I3、I4、I5、I9、I6、I8、I7分別為流過PMOS管MP1、MP2、MP3、MP4、MP5、NMOS管MN3、MN4的電流，Iout為輸出電流。

本發(fā)明之電流模電流最大值電路的原理如下：

令所有PMOS管的寬長比(W/L)相等，所有NMOS管的寬長比(W/L)相等，即

(W/L)MP1＝(W/L)MP2＝(W/L)MP3＝(W/L)MP4＝(W/L)MP5＝(W/L)MP

(W/L)MN1＝(W/L)MN2＝(W/L)MN3＝(W/L)MN4＝(W/L)MN

則當(dāng)所有晶體管都工作在飽和區(qū)的條件滿足時(shí)：

I3＝I4；I5＝I9；I9＝I6＝I7＝I1；I4+I5＝I8＝I2；Iout＝I6+I3.

當(dāng)I1<I2時(shí),所有晶體管都工作在飽和區(qū)，流過運(yùn)算單元30中PMOS管MP3的電流I5與流過第三電流鏡的PMOS管MP4的電流I9構(gòu)成電流鏡關(guān)系，即I5＝I9，而I9＝I6＝I7＝I1，所以I5＝I9＝I6＝I7＝I1，I8＝I2。此時(shí)電路會(huì)調(diào)整MP3管的漏極電壓，使得I3＝I4＝I8-I5＝I2-I1。

所以輸出電流為：

Iout＝I6+I3＝I1+(I2-I1)＝I2.

可見其值為I1和I2中的最大值。

當(dāng)I1>I2時(shí)，I9＝I6＝I7＝I1仍然成立，而原本在飽和區(qū)時(shí)成立的結(jié)論I5＝I9此時(shí)不能成立，即I5＝I7＝I1的關(guān)系此時(shí)不能成立，電路會(huì)強(qiáng)制MP3的漏極電壓大幅升高，導(dǎo)致MP3(流過電流I5)工作在深度線性區(qū)，只能流過其值為I2的較小電流，而且使MP1和MP2處于截止?fàn)顟B(tài)，從而I3＝I4＝0。而可以工作在飽和區(qū)的MP5中流過的電流仍然為I6＝I7＝I1。

所以輸出電流為：

Iout＝I6+I3＝I1+0＝I1.

可見其值也為I1和I2中的最大值。

圖3為本發(fā)明的仿真電路圖，與圖2不同的是該仿真電路圖用的是晶體管級(jí)實(shí)際原件，其襯底都給出了明確的連接，而圖2的原理說明圖中省略了所有MOS管的襯底連接，默認(rèn)所有PMOS管的襯底接電源VDD，所有NMOS管的襯底接地。

圖4為本發(fā)明的仿真結(jié)果圖。仿真時(shí)設(shè)置I1為一幅度較大的正弦電流，I2為一幅度較小的正弦電流，經(jīng)過電路處理后，輸出Iout為任何時(shí)刻I1和I2中電流值較大者，即輸出了兩個(gè)輸入電流I1、I2的最大值。

可見，本發(fā)明一種電流最大值的電流模電路通過利用第一電流鏡將第一輸入電流轉(zhuǎn)換為第一電流宿、第二電流鏡將第二輸入電流轉(zhuǎn)換為第二電流宿，利用運(yùn)算單元根據(jù)兩個(gè)輸入電流的相對(duì)大小將其差值或零值以電流源輸出，利用第三電流鏡將第一電流宿轉(zhuǎn)換為一電流源輸出，運(yùn)算單元與第三電流鏡的輸出求和后作為最終的電流輸出，實(shí)現(xiàn)了一種電流最大值的電流模電路，具有結(jié)構(gòu)簡(jiǎn)單,功耗小，沒有電流浪費(fèi)且占用芯片面積很小的優(yōu)點(diǎn)。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。