本發(fā)明涉及穩(wěn)壓器技術(shù)，特別涉及一種基于雙反饋跨導(dǎo)的LDO(low dropout linear低壓線性穩(wěn)壓器)電路。

背景技術(shù)：

隨著集成電路的快速發(fā)展，LDO作為重要的電源管理模塊廣泛應(yīng)用于SoC芯片設(shè)計(jì)中。典型LDO結(jié)構(gòu)如圖1所示，包含參考電壓、誤差放大器、功率管和反饋電阻。其中參考電壓通常由帶隙基準(zhǔn)電路提供,LDO的輸出通常要高于1.24V。而隨著CMOS工藝尺寸的不斷縮減，芯片供電電壓不斷降低，基于典型結(jié)構(gòu)的LDO難以應(yīng)用于低功耗低壓供電領(lǐng)域。

另外基于典型結(jié)構(gòu)進(jìn)行LDO設(shè)計(jì)主要是通過(guò)調(diào)節(jié)環(huán)路零/極點(diǎn)的位置，來(lái)實(shí)現(xiàn)環(huán)路快速負(fù)載瞬態(tài)響應(yīng)和環(huán)路穩(wěn)定，提高LDO的負(fù)載瞬態(tài)響應(yīng)能力通常采用米勒補(bǔ)償技術(shù)，通過(guò)在電路中增加串聯(lián)電容電阻來(lái)引入零點(diǎn)，進(jìn)而調(diào)節(jié)環(huán)路的帶寬和相位裕度，但由于補(bǔ)償電容和電阻的引入，引起芯片面積的增加；加之電容和電阻易受工藝的影響產(chǎn)生偏移，因此如何解決了低功耗芯片低壓供電問(wèn)題和環(huán)路響應(yīng)與穩(wěn)定性仍然是一個(gè)亟待解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提出一種可將帶隙基準(zhǔn)從LDO電路中移除，并實(shí)現(xiàn)低供電輸出和環(huán)路快速響應(yīng)，解決了低功耗芯片低壓供電問(wèn)題和環(huán)路響應(yīng)與穩(wěn)定性問(wèn)題的基于雙反饋跨導(dǎo)的LDO電路。

本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

一種基于雙反饋跨導(dǎo)的LDO電路，包括正反饋環(huán)路、負(fù)反饋環(huán)路、功率管M_p，晶體管M₉，電阻R_st、R_L，電容C_int及電容C_L；其中，

所述正反饋環(huán)路的輸入端與LDO輸出電壓V_out及所述功率管M_p的漏極相連，輸出端與所述功率管M_p的柵極連接；

所述負(fù)反饋環(huán)路的輸入端與LDO輸出電壓V_out及所述功率管M_p的漏極相連，輸出端與所述功率管M_p的柵極連接，負(fù)反饋環(huán)路還連接電源V_dd；

所述功率管M_P的漏極與LDO輸出電壓V_out相連，源極連接電源V_dd，電容C_int設(shè)于所述功率管M_p的柵極與地之間；

所述電阻R_L與電容C_L并聯(lián)后連接于LDO輸出電壓V_out與地之間；

所述晶體管M₉的源極與所述功率管M_p的柵極連接，漏極接地，柵極通過(guò)電阻R_st連接電源V_dd。

本發(fā)明提供的一種基于雙反饋跨導(dǎo)的LDO電路，其工作原理為由于正反饋環(huán)路與負(fù)反饋環(huán)路構(gòu)成的環(huán)路對(duì)LDO電路的輸出影響是相反的，存在競(jìng)爭(zhēng)機(jī)制，并存在兩個(gè)平衡點(diǎn)：即輸出零電壓和穩(wěn)態(tài)輸出電壓。通過(guò)啟動(dòng)電路可將LDO輸出電壓V_out脫離零電壓平衡點(diǎn)，逐漸趨于穩(wěn)態(tài)輸出電壓點(diǎn)。該電壓值即為基于雙反饋跨導(dǎo)LDO的穩(wěn)態(tài)輸出電壓，并且該電壓值僅與晶體管閾值和尺寸比有關(guān)。當(dāng)LDO輸出電壓V_out高于穩(wěn)態(tài)電壓時(shí)，正反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管M_p的柵極寄生電容C_int進(jìn)行放電，構(gòu)成正反饋；負(fù)反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管M_p的柵極寄生電容C_int進(jìn)行充電，構(gòu)成負(fù)反饋；負(fù)反饋環(huán)路充電速度大于正反饋環(huán)路放電的速度，因此PMOS功率管M_p的柵壓升高，調(diào)節(jié)LDO輸出電壓穩(wěn)定。

當(dāng)LDO輸出電壓V_out低于穩(wěn)態(tài)電壓時(shí)，正反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管Mp的柵極寄生電容C_int進(jìn)行充電，構(gòu)成正反饋；負(fù)反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管M_p的柵極寄生電容C_int進(jìn)行放電，構(gòu)成負(fù)反饋；負(fù)反饋環(huán)路放電速度大于正反饋環(huán)路充電速度，因此PMOS功率管M_p的柵壓降低，調(diào)節(jié)LDO輸出電壓穩(wěn)定。

當(dāng)LDO輸出電壓V_out為穩(wěn)態(tài)電壓值時(shí)，正反饋環(huán)路、負(fù)反饋環(huán)路對(duì)PMOS功率管柵極M_p寄生電容C_int的充放電能力相同，因而可確立并保持LDO輸出電壓穩(wěn)定。由于正反饋環(huán)路與負(fù)反饋環(huán)路的加入，實(shí)現(xiàn)了雙環(huán)路跨導(dǎo)，通過(guò)對(duì)PMOS功率管M_p的柵壓進(jìn)行調(diào)節(jié)，其輸出電壓僅有MOS晶體管的閾值電壓和電路中的晶體管尺寸比決定，從而擺脫了帶隙基準(zhǔn)電壓的限制，實(shí)現(xiàn)低供電輸出和環(huán)路快速響應(yīng)，并解決了低功耗芯片低壓供電問(wèn)題和環(huán)路響應(yīng)與穩(wěn)定性問(wèn)題。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為典型LDO電路結(jié)構(gòu)；

圖2為本發(fā)明正/負(fù)反饋環(huán)路跨導(dǎo)電路原理圖；

圖3為本發(fā)明基于雙反饋跨導(dǎo)的LDO電路原理圖。。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

參見(jiàn)圖2至圖3，一種基于雙反饋跨導(dǎo)的LDO電路，包括正反饋環(huán)路、負(fù)反饋環(huán)路、功率管M_p，晶體管M₉，電阻R_st、R_L，電容C_int及電容C_L；其中，

所述正反饋環(huán)路的輸入端與LDO輸出電壓Vout及所述功率管M_p的漏極相連，輸出端與所述功率管M_p的柵極連接；

所述負(fù)反饋環(huán)路的輸入端與LDO輸出電壓Vout及所述功率管M_p的漏極相連，輸出端與所述功率管M_p的柵極連接，負(fù)反饋環(huán)路還連接電源V_dd；

所述功率管M_P的漏極與LDO輸出電壓Vout相連，源極連接電源V_dd，電容C_int設(shè)于所述功率管M_p的柵極與地之間；

所述電阻R_L與電容C_L并聯(lián)后連接于LDO輸出電壓Vout與地之間；

所述晶體管M9的源極與所述功率管M_p的柵極連接，漏極接地，柵極通過(guò)電阻R_st連接電源V_dd。

優(yōu)選的，所述正反饋環(huán)路包括晶體管M6、M10和電容C₁，其中晶體管M6的源極接地，漏極與功率管M_p的柵極連接，柵極與晶體管M10的漏極連接；晶體管M10的柵極接地，源極與LDO輸出電壓V_out連接，電容C₁連接于晶體管M10的漏極與柵極之間。

優(yōu)選的，所述負(fù)反饋環(huán)路包括晶體管M1、M2、M3、M4、M5、M7、M8；其中晶體管M7的柵極、漏極與晶體管M8的柵極相連，晶體管M7的柵極與LDO輸出電壓V_out連接；M7的源極與晶體管M8的漏極相連，連線名為Vfb，M8的源極接地；晶體管M1的柵極與M8的漏極相連，M1的源極接地，漏極與晶體管M2的漏極、柵極及M5的柵極相連；晶體管M2的源極與晶體管M3漏極、柵極及M4的柵極相連；晶體管M3的源極與M4的源極均與電源Vdd相連，M4的漏極與M5的源極相連，M5的漏極與功率管M_p的柵極連接。

優(yōu)選的，雙反饋跨導(dǎo)輸入端分別是晶體管M10的源極和晶體管M7的柵極，M7采樣二極管連接方式，輸出端I_gm為晶體管M5和M6的漏極；其中電容C_int為功率管M_p的柵極寄生電容，C_L和R_L為等效負(fù)載，電阻R_st和晶體管M9構(gòu)成啟動(dòng)電路，C₁和M10的溝道阻抗構(gòu)成濾波結(jié)構(gòu)。

雙反饋跨導(dǎo)中晶體管M2、M3、M4、M5構(gòu)成共源共柵電流鏡結(jié)構(gòu)，電流放大倍數(shù)為K₁。

基于雙反饋跨導(dǎo)LDO的輸出電壓V_out的表達(dá)式為：

其中，(W/L)_i＝1,2...9為相應(yīng)晶體管Mi，i＝1,2,3……N的尺寸。K₁₆為晶體管M1寬長(zhǎng)比(W/L)₁與晶體管M6寬長(zhǎng)比(W/L)₆的比值；K₇₈為晶體管M7寬長(zhǎng)比(W/L)₇與晶體管M8寬長(zhǎng)比(W/L)₈的比值；V_thn為nMOS晶體管的閾值電壓。

通過(guò)上式可知，本發(fā)明所提LDO的輸出電壓僅由NMOS晶體管的閾值電壓和電路中晶體管的尺寸比決定，擺脫了帶隙基準(zhǔn)電壓的限制，因而可以實(shí)現(xiàn)低功耗低電壓供電輸出。

基于雙反饋跨導(dǎo)LDO的閉環(huán)傳輸函數(shù)為：

其中s為頻率變量。

整理后得到環(huán)路穩(wěn)定系數(shù)ζ和固有頻率ω_n表達(dá)式為：

其中G_m為雙反饋跨導(dǎo)，gmp為功率管Mp的跨導(dǎo)，通過(guò)上述公式可知，當(dāng)LDO的負(fù)載C_L和R_L和功率管M_p尺寸一定時(shí)，LDO環(huán)路的瞬態(tài)響應(yīng)能力由雙反饋跨導(dǎo)G_m決定，因此通過(guò)調(diào)節(jié)參數(shù)G_m即可實(shí)現(xiàn)環(huán)路瞬態(tài)響應(yīng)的最優(yōu)化。

本發(fā)明提供的一種基于雙反饋跨導(dǎo)的LDO電路，其工作原理為由于正反饋環(huán)路與負(fù)反饋環(huán)路構(gòu)成的環(huán)路對(duì)LDO電路的輸出影響是相反的，存在競(jìng)爭(zhēng)機(jī)制，并存在兩個(gè)平衡點(diǎn)：即輸出零電壓和穩(wěn)態(tài)輸出電壓。通過(guò)啟動(dòng)電路可將LDO輸出電壓V_out脫離零電壓平衡點(diǎn)，逐漸趨于穩(wěn)態(tài)輸出電壓點(diǎn)。該電壓值即為基于雙反饋跨導(dǎo)LDO的穩(wěn)態(tài)輸出電壓，并且該電壓值僅與晶體管閾值和尺寸比有關(guān)。當(dāng)LDO輸出電壓V_out高于穩(wěn)態(tài)電壓時(shí)，正反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管M_p的柵極寄生電容C_int進(jìn)行放電，構(gòu)成正反饋；負(fù)反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管M_p的柵極寄生電容C_int進(jìn)行充電，構(gòu)成負(fù)反饋；負(fù)反饋環(huán)路充電速度大于正反饋環(huán)路放電的速度，因此PMOS功率管M_p的柵壓升高，調(diào)節(jié)LDO輸出電壓穩(wěn)定。

當(dāng)LDO輸出電壓V_out低于穩(wěn)態(tài)電壓時(shí)，正反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管Mp的柵極寄生電容C_int進(jìn)行充電，構(gòu)成正反饋；負(fù)反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管M_p的柵極寄生電容C_int進(jìn)行放電，構(gòu)成負(fù)反饋；負(fù)反饋環(huán)路放電速度大于正反饋環(huán)路充電速度，因此PMOS功率管M_p的柵壓降低，調(diào)節(jié)LDO輸出電壓穩(wěn)定。

當(dāng)LDO輸出電壓V_out為穩(wěn)態(tài)電壓值時(shí)，正反饋環(huán)路、負(fù)反饋環(huán)路對(duì)PMOS功率管柵極M_p寄生電容C_int的充放電能力相同，因而可確立并保持LDO輸出電壓穩(wěn)定。由于正反饋環(huán)路與負(fù)反饋環(huán)路的假如，實(shí)現(xiàn)了雙環(huán)路跨導(dǎo)，通過(guò)對(duì)PMOS功率管M_p的柵壓進(jìn)行調(diào)節(jié)，其輸出電壓僅有MOS晶體管的閾值電壓和電路中的晶體管尺寸比決定，從而擺脫了帶隙基準(zhǔn)電壓的限制，實(shí)現(xiàn)低供電輸出和環(huán)路快速響應(yīng)，并解決了低功耗芯片低壓供電問(wèn)題和環(huán)路響應(yīng)與穩(wěn)定性問(wèn)題。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。