本發(fā)明涉及但不限于電源管理技術(shù)，尤指一種數(shù)字低壓差穩(wěn)壓器實(shí)現(xiàn)穩(wěn)壓的方法及數(shù)字低壓差穩(wěn)壓器。

背景技術(shù)：

低壓差(LDO，Low Dropout Regulator)穩(wěn)壓器作為電源管理電路已被廣泛應(yīng)用在便攜式電子設(shè)備、無線能量傳輸系統(tǒng)等領(lǐng)域。圖1為相關(guān)技術(shù)中數(shù)字LDO(D-LDO)的電路原理示意圖，如圖1所示，輸出電壓Vout與基準(zhǔn)電壓Vref比較后輸出到計(jì)數(shù)器中控制計(jì)數(shù)器數(shù)值的增減，計(jì)數(shù)器將數(shù)值傳遞給譯碼器，譯碼器再通過譯碼得到的信息控制P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管陣列的導(dǎo)通數(shù)目，從而控制輸出電壓Vout，輸出電壓Vout再反饋回比較器中與基準(zhǔn)電壓Vref比較，如此反復(fù)，最終實(shí)現(xiàn)輸出穩(wěn)定。

振鈴現(xiàn)象指：信號在傳輸?shù)倪^程中遇到阻抗的變化，而使得在輸出端表現(xiàn)為輸出信號為振蕩的波形。

在D-LDO中，是利用輸出端的PMOS晶體管導(dǎo)通的數(shù)值變化量來實(shí)現(xiàn)輸出電壓的調(diào)整的，同時(shí)輸入信號即輸出信號的反饋信號需要通過比較器、計(jì)數(shù)器、存儲器及除法器等電路邏輯單元，信號傳輸過程中各處的阻抗肯定是有差別的，所以在輸出端表現(xiàn)為輸出電壓信號不是穩(wěn)定的信號，而是振蕩嚴(yán)重的信號。也就是說，由于振鈴現(xiàn)象，D-LDO在輸出端會經(jīng)過多次的振蕩才能實(shí)現(xiàn)輸出穩(wěn)定輸出，這樣，嚴(yán)重降低了D-LDO輸出電壓響應(yīng)速度，使得D-LDO需要花費(fèi)更長的時(shí)間來達(dá)到輸出電壓穩(wěn)定，從而增加了D-LDO的啟動時(shí)間。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種數(shù)字低壓差穩(wěn)壓器實(shí)現(xiàn)穩(wěn)壓的方法及數(shù)字低壓差穩(wěn)壓器，能夠提高D-LDO輸出電壓響應(yīng)速度，縮短D-LDO的啟動時(shí)間。

為了達(dá)到本發(fā)明目的，本發(fā)明提供了一種數(shù)字低壓差穩(wěn)壓器實(shí)現(xiàn)穩(wěn)壓的方法，包括：

獲取連續(xù)兩次或兩次以上輸出電壓與基準(zhǔn)電壓相等時(shí)，兩個(gè)或兩個(gè)以上控制晶體管導(dǎo)通數(shù)目的第一數(shù)值；

根據(jù)獲得的兩個(gè)或兩個(gè)以上第一數(shù)值，計(jì)算輸出電壓穩(wěn)定輸出時(shí)控制晶體管導(dǎo)通數(shù)目的第二數(shù)值；

利用第二數(shù)值控制數(shù)字低壓差穩(wěn)壓器中晶體管導(dǎo)通數(shù)量。

可選地，所述第一數(shù)值包括連續(xù)三次輸出電壓與基準(zhǔn)電壓相等時(shí)的三個(gè)第一數(shù)值。

可選地，所述三個(gè)第一數(shù)值包括：數(shù)值C1、數(shù)值C2和數(shù)值C3；

所述計(jì)算輸出電壓穩(wěn)定輸出時(shí)控制晶體管導(dǎo)通數(shù)目的第二數(shù)值Cm包括：Cm＝(1/2)[(1/2)(C1+C3)+C2]。

可選地，所述晶體管包括P溝道金屬氧化物半導(dǎo)體PMOS晶體管、和/或N溝道金屬氧化物半導(dǎo)體NMOS晶體管、和/或薄膜晶體管TFT。

本申請還提供了一種數(shù)字低壓差穩(wěn)壓器，包括模數(shù)轉(zhuǎn)換單元、比較單元、譯碼單元，以及晶體管陣列，還包括：計(jì)數(shù)單元、存儲單元，以及計(jì)算單元；其中，

計(jì)數(shù)單元，用于根據(jù)來自比較單元的比較結(jié)果控制計(jì)數(shù)器數(shù)值的增減，并按照預(yù)先設(shè)置的次數(shù)將連續(xù)兩次或兩次以上輸出電壓與基準(zhǔn)電壓相等時(shí)的第一數(shù)值輸出給存儲單元；將來自計(jì)算單元的第二數(shù)值作為控制晶體管陣列中晶體管導(dǎo)通數(shù)量的計(jì)數(shù)器數(shù)值輸出給譯碼單元；

存儲單元，用于存儲來自計(jì)數(shù)單元的第一數(shù)值；

計(jì)算單元，用于根據(jù)存儲單元存儲的兩個(gè)或兩個(gè)以上第一數(shù)值，計(jì)算輸出電壓穩(wěn)定輸出時(shí)控制晶體管導(dǎo)通數(shù)目的第二數(shù)值，并將得到的第二數(shù)值輸出給計(jì)數(shù)單元。

可選地，所述第一數(shù)值包括連續(xù)三次輸出電壓與基準(zhǔn)電壓相等時(shí)的三個(gè)第一數(shù)值；

所述存儲單元包括三個(gè)存儲器，分別用于存儲三個(gè)第一數(shù)值。

可選地，所述計(jì)算單元包括分別用于對所述三個(gè)第一數(shù)值進(jìn)行運(yùn)算的除法器，以及對三個(gè)除法器的結(jié)果進(jìn)行運(yùn)算的加法器。

可選地，所述計(jì)算單元包括分別用于對所述三個(gè)第一數(shù)值進(jìn)行運(yùn)算的移位寄存器，以及對三個(gè)除法器的結(jié)果進(jìn)行運(yùn)算的加法器。

可選地，所述晶體管包括P溝道金屬氧化物半導(dǎo)體PMOS晶體管、和/或N溝道金屬氧化物半導(dǎo)體NMOS晶體管、和/或薄膜晶體管TFT。

與現(xiàn)有技術(shù)相比，本發(fā)明方法包括：獲取連續(xù)兩次或兩次以上輸出電壓與基準(zhǔn)電壓相等時(shí)，兩個(gè)或兩個(gè)以上控制晶體管導(dǎo)通數(shù)目的第一數(shù)值；根據(jù)獲得的兩個(gè)或兩個(gè)以上第一數(shù)值，計(jì)算輸出電壓穩(wěn)定輸出時(shí)控制晶體管導(dǎo)通數(shù)目的第二數(shù)值；利用第二數(shù)值控制數(shù)字低壓差穩(wěn)壓器中晶體管導(dǎo)通數(shù)量。本申請?zhí)峁┑募夹g(shù)方案中，第二數(shù)值控制導(dǎo)通的晶體管數(shù)值與穩(wěn)定時(shí)的數(shù)值相近，這樣，實(shí)現(xiàn)了D-LDO輸出電壓的可快速穩(wěn)定，提高了D-LDO輸出電壓響應(yīng)速度，使得D-LDO更快地達(dá)到了輸出電壓穩(wěn)定，減少了D-LDO穩(wěn)定所需時(shí)間，從而縮短了D-LDO的啟動時(shí)間，也在一定程度上減弱了振鈴現(xiàn)象。

本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。

附圖說明

此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中：

圖1為相關(guān)技術(shù)中D-LDO的電路原理示意圖；

圖2為本申請數(shù)字低壓差穩(wěn)壓器實(shí)現(xiàn)穩(wěn)壓的方法的流程圖；

圖3為D-LDO輸出電壓和PMOS晶體管導(dǎo)通數(shù)目的關(guān)系示意圖；

圖4為本申請數(shù)字低壓差穩(wěn)壓器的組成結(jié)構(gòu)示意圖；

圖5為本申請數(shù)字低壓差穩(wěn)壓器的實(shí)施例的電路組成示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合附圖對本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明。需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。

能否快速達(dá)到輸出穩(wěn)定是D-LDO設(shè)計(jì)的一個(gè)重要指標(biāo)。為了解決D-LDO輸出電壓響應(yīng)速度較慢的問題，本申請發(fā)明人提出：利用啟動過程中D-LDO的輸出電壓變化和PMOS晶體管導(dǎo)通的數(shù)值變化之間的關(guān)系，獲取輸出電壓穩(wěn)定輸出時(shí)的PMOS晶體管導(dǎo)通的數(shù)值，進(jìn)而在輸出電壓振蕩之初就能夠按照獲得的PMOS晶體管導(dǎo)通的數(shù)值直接控制PMOS晶體管的導(dǎo)通以實(shí)現(xiàn)快速穩(wěn)定輸出。

圖2為本申請數(shù)字低壓差穩(wěn)壓器實(shí)現(xiàn)穩(wěn)壓的方法的流程圖，數(shù)字低壓差穩(wěn)壓器啟動時(shí)，如圖2所示，包括以下步驟：

步驟200：獲取連續(xù)兩次或兩次以上輸出電壓與基準(zhǔn)電壓相等時(shí)，兩個(gè)或兩個(gè)以上控制晶體管導(dǎo)通數(shù)目的第一數(shù)值。

本步驟中的晶體管可以包括PMOS晶體管，也可以包括N溝道MOS(NMOS)晶體管，還可以包括薄膜晶體管(TFT)等。

本步驟中，數(shù)字低壓差穩(wěn)壓器啟動時(shí)，連續(xù)兩次或兩次以上獲取并存儲控制晶體管導(dǎo)通數(shù)目的兩個(gè)或兩個(gè)以上第一數(shù)值。

較佳的，控制晶體管導(dǎo)通數(shù)目的第一數(shù)值包括連續(xù)三次輸出電壓與基準(zhǔn)電壓相等時(shí)的三個(gè)第一數(shù)值。

圖3為D-LDO輸出電壓和PMOS晶體管導(dǎo)通數(shù)目的關(guān)系示意圖，在圖3所示的實(shí)施例中，結(jié)合圖1，輸出電壓小于基準(zhǔn)電壓時(shí)，比較器輸出的比較信號為“0”；反之即輸出電壓大于基準(zhǔn)電壓時(shí)，比較器輸出的比較信號為“1”。那么，如圖3所示，

t1時(shí)刻時(shí)，比較器輸出的比較信號經(jīng)歷了從“0”到“1”的跳變，存儲此時(shí)計(jì)數(shù)器中的數(shù)值C1；t2時(shí)刻時(shí)，比較器輸出的比較信號經(jīng)歷了從“1”到“0”的跳變，存儲此時(shí)計(jì)數(shù)器中的數(shù)值C2；t3時(shí)刻時(shí)，比較器輸出的比較信號經(jīng)歷了從“0”到“1”的跳變，存儲此時(shí)計(jì)數(shù)器中的數(shù)值C3。即本步驟中的第一數(shù)值在圖3所示的實(shí)施例中包括數(shù)值C1、數(shù)值C2和數(shù)值C3。

步驟201：根據(jù)獲得的兩個(gè)或兩個(gè)以上第一數(shù)值，計(jì)算輸出電壓穩(wěn)定輸出時(shí)控制晶體管導(dǎo)通數(shù)目的第二數(shù)值。

圖3所示實(shí)施例中，由于數(shù)值C1與D-LDO輸出電壓穩(wěn)定時(shí)控制PMOS晶體管導(dǎo)通數(shù)目的數(shù)值有一個(gè)差值，數(shù)值C2與D-LDO輸出電壓穩(wěn)定時(shí)控制PMOS晶體管導(dǎo)通數(shù)目的數(shù)值有一個(gè)差值，數(shù)值C3與D-LDO輸出電壓穩(wěn)定時(shí)控制PMOS晶體管導(dǎo)通數(shù)目的數(shù)值有一個(gè)差值。但是，數(shù)值C1、數(shù)值C2和數(shù)值C3是逐次逼近D-LDO輸出電壓穩(wěn)定時(shí)控制晶體管導(dǎo)通數(shù)目的數(shù)值的，而且這些第一數(shù)值各自與D-LDO輸出電壓穩(wěn)定時(shí)控制晶體管導(dǎo)通數(shù)目都有相近的數(shù)量關(guān)系。本申請發(fā)明人正是利用在輸出電壓與基準(zhǔn)電壓相交處，晶體管導(dǎo)通數(shù)目表現(xiàn)為極大值或者極小值這一特點(diǎn)，根據(jù)相鄰的控制晶體管導(dǎo)通數(shù)目的兩個(gè)或兩個(gè)以上第一數(shù)值，如圖3所示的實(shí)施例中為三個(gè)第一數(shù)值，在t3時(shí)刻時(shí)計(jì)算輸出電壓穩(wěn)定輸出時(shí)控制晶體管導(dǎo)通數(shù)目的第二數(shù)值Cm，如公式(1)所示：

Cm＝(1/2)[(1/2)(C1+C3)+C2]＝(1/4)C1+(1/2)C2+(1/4)C3 (1)

這樣，利用計(jì)算出的輸出電壓穩(wěn)定輸出時(shí)控制晶體管導(dǎo)通數(shù)目的第二數(shù)值Cm，即可控制晶體管導(dǎo)通數(shù)目以使數(shù)字低壓差穩(wěn)壓器輸出穩(wěn)定的電壓，而不需要再一次一次地調(diào)整以獲取逼近D-LDO輸出電壓穩(wěn)定時(shí)控制晶體管導(dǎo)通數(shù)目的數(shù)值，這樣，提高了D-LDO輸出電壓響應(yīng)速度，使得D-LDO更快地達(dá)到了輸出電壓穩(wěn)定，減少了D-LDO穩(wěn)定所需時(shí)間，從而縮短了D-LDO的啟動時(shí)間。

需要說明的是，如果第一數(shù)值包括四個(gè)，則，Cm＝(1/2)[(1/2)(C1+C3)+(1/2)(C2+C4)]。如果第一數(shù)值包括五個(gè)，則，Cm＝(1/2)[(1/3)(C1+C3+C5)+(1/2)(C2+C4)]。以此類推，本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明提供的技術(shù)方案，容易得出其他情況下Cm的取值，這里不再贅述。

步驟202：利用第二數(shù)值控制數(shù)字低壓差穩(wěn)壓器中晶體管導(dǎo)通數(shù)量。

本步驟中，在獲得連續(xù)兩個(gè)或兩個(gè)以上第一數(shù)值的下一個(gè)時(shí)鐘沿，使用計(jì)算出的輸出電壓穩(wěn)定輸出時(shí)控制晶體管導(dǎo)通數(shù)目的第二數(shù)值，控制PMOS晶體管導(dǎo)通數(shù)目以使數(shù)字低壓差穩(wěn)壓器輸出穩(wěn)定的電壓。

本申請中，第二數(shù)值控制導(dǎo)通的晶體管數(shù)值與穩(wěn)定時(shí)的數(shù)值相近，這樣，實(shí)現(xiàn)了D-LDO輸出電壓的可快速穩(wěn)定，提高了D-LDO輸出電壓響應(yīng)速度，使得D-LDO更快地達(dá)到了輸出電壓穩(wěn)定，減少了D-LDO穩(wěn)定所需時(shí)間，從而縮短了D-LDO的啟動時(shí)間，也在一定程度上減弱了振鈴現(xiàn)象。

為了實(shí)現(xiàn)本申請?zhí)峁┑臄?shù)字低壓差穩(wěn)壓器實(shí)現(xiàn)穩(wěn)壓的方法，本申請還提供一種數(shù)字低壓差穩(wěn)壓器，圖4為本申請數(shù)字低壓差穩(wěn)壓器的組成結(jié)構(gòu)示意圖，如圖4所示，包括：模數(shù)轉(zhuǎn)換單元、比較單元、計(jì)數(shù)單元、存儲單元、計(jì)算單元、譯碼單元，以及晶體管陣列；其中，

模數(shù)轉(zhuǎn)換單元，用于將模擬的參考電壓Vref和輸出電壓Vout轉(zhuǎn)換為數(shù)字電壓，并輸出給比較單元。模數(shù)轉(zhuǎn)換單元可以由模數(shù)轉(zhuǎn)換器(ADC)來實(shí)現(xiàn)，可以是參考電壓Vref和輸出電壓Vout共用一個(gè)模數(shù)轉(zhuǎn)換器，也可以是參考電壓Vref和輸出電壓Vout分別使用各自的模數(shù)轉(zhuǎn)換器。

比較單元，用于比較來自模數(shù)轉(zhuǎn)換單元的參考電壓Vref和輸出電壓Vout，并將比較結(jié)果輸出給計(jì)數(shù)單元。比較單元可以采用數(shù)字比較器來實(shí)現(xiàn)。比如：輸出電壓小于基準(zhǔn)電壓時(shí)，數(shù)字比較器輸出的比較信號為“0”；反之即輸出電壓大于基準(zhǔn)電壓時(shí)，數(shù)字比較器輸出的比較信號為“1”。

計(jì)數(shù)單元，用于根據(jù)比較結(jié)果控制計(jì)數(shù)器數(shù)值的增減，并按照預(yù)先設(shè)置的次數(shù)將連續(xù)兩次或兩次以上輸出電壓與基準(zhǔn)電壓相等時(shí)的第一數(shù)值輸出給存儲單元；將來自計(jì)算單元的第二數(shù)值作為控制晶體管陣列中晶體管導(dǎo)通數(shù)量的計(jì)數(shù)器數(shù)值輸出給譯碼單元。計(jì)數(shù)單元可以采用計(jì)數(shù)器來實(shí)現(xiàn)。

存儲單元，用于存儲來自計(jì)數(shù)單元的第一數(shù)值。存儲單元可以采用存儲器來實(shí)現(xiàn)。

計(jì)算單元，用于根據(jù)存儲單元存儲的兩個(gè)或兩個(gè)以上第一數(shù)值，計(jì)算輸出電壓穩(wěn)定輸出時(shí)控制晶體管導(dǎo)通數(shù)目的第二數(shù)值，并將得到的第二數(shù)值輸出給計(jì)數(shù)單元；

譯碼單元，用于對來計(jì)數(shù)單元的計(jì)數(shù)器數(shù)值進(jìn)行譯碼處理，利用譯碼得到的信息控制晶體管陣列的導(dǎo)通數(shù)目，以輸出穩(wěn)定的輸出電壓Vout。譯碼單元可以采用譯碼器來實(shí)現(xiàn)。

校佳地，第一數(shù)值包括連續(xù)三次輸出電壓與基準(zhǔn)電壓相等時(shí)的三個(gè)第一數(shù)值；相應(yīng)地，

存儲單元包括三個(gè)存儲器，分別用于存儲三個(gè)第一數(shù)值。

計(jì)算單元可以包括分別用于對三個(gè)第一數(shù)值進(jìn)行運(yùn)算的除法器，以及對三個(gè)除法器的結(jié)果進(jìn)行運(yùn)算的加法器。

計(jì)算單元也可以包括分別用于對三個(gè)第一數(shù)值進(jìn)行運(yùn)算的移位寄存器，以及對三個(gè)除法器的結(jié)果進(jìn)行運(yùn)算的加法器。

可選地，本申請數(shù)字低壓差穩(wěn)壓器中的計(jì)算單元可以采用加法器和除法器來實(shí)現(xiàn)，圖5為本申請數(shù)字低壓差穩(wěn)壓器的實(shí)施例的電路組成示意圖，結(jié)合公式(1)，圖5所示的實(shí)施例中，存儲單元采用三個(gè)存儲器：存儲器1、存儲器2和存儲器3；計(jì)算單元采用除法器和加法器的組合來實(shí)現(xiàn)，如圖5中的三個(gè)除法器：除法器1、除法器2和除法器3，以及一個(gè)加法器。結(jié)合圖3，本實(shí)施例中，利用存儲器1存儲數(shù)值C1、存儲器2存儲數(shù)值C2、存儲器3存儲數(shù)值C3；利用除法器1計(jì)算得到(1/4)C1，除法器1計(jì)算得到(1/2)C2，除法器1計(jì)算得到(1/4)C3；再通過加法器計(jì)算得到第二數(shù)值Cm。最后將第二數(shù)值Cm輸入計(jì)數(shù)器完成置數(shù)。

需要強(qiáng)調(diào)的是，本申請圖5中所示的存儲器，除法器，加法器只是實(shí)現(xiàn)本申請數(shù)字低壓差穩(wěn)壓器實(shí)現(xiàn)穩(wěn)壓的方法的一種實(shí)施方式，并不用于限定本申請的保護(hù)范圍，具體實(shí)現(xiàn)是可以采用其它結(jié)構(gòu)代替的，比如：除法器可以用移位寄存器代替等。

顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或各步驟可以用通用的計(jì)算裝置來實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算裝置上，或者分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來實(shí)現(xiàn)，從而，可以將它們存儲在存儲裝置中由計(jì)算裝置來執(zhí)行，并且在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟，或者將它們分別制作成各個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。

以上所述，僅為本發(fā)明的較佳實(shí)例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。