本發(fā)明屬于模擬集成電路技術(shù)領(lǐng)域，具體涉及一種具有快速響應(yīng)特性的低壓差線性穩(wěn)壓器。

背景技術(shù)：

低壓差線性穩(wěn)壓器作為現(xiàn)代電源管理芯片的主要組成部分，其特點在于工作過程中沒有開關(guān)動作，噪聲比較低且整個單元設(shè)計簡單，元件數(shù)目少，整個芯片面積小便于集成。

圖1是一種具有雙環(huán)結(jié)構(gòu)的LDO的結(jié)構(gòu)示意圖。其中的功率開關(guān)器件通常由PMOS管實現(xiàn)，這是由于使用PMOS管作為開關(guān)管，輸入電壓V_IN僅需要比輸出電壓V_O高出一個飽和漏源電壓或夾斷時漏源電壓V_SD(sat)就可以維持所需要的輸出電流I_O，所以特別適用于低壓差、高效率的設(shè)計要求。PMOS管的驅(qū)動能力較弱，版圖占用較大面積，輸出電阻一般較大，對突變的負(fù)載做出的響應(yīng)較慢。并且該結(jié)構(gòu)需要彌勒電容進行環(huán)路補償，這就又加大了芯片的版圖面積。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的，就是針對上述傳統(tǒng)電路存在的問題，提出一種具有快速響應(yīng)特性的低壓差線性穩(wěn)壓器，為加快響應(yīng)速度采用NMOS管作為調(diào)整管，同時采用雙環(huán)結(jié)構(gòu)，不要彌勒電容就可以很好的進行環(huán)路補償。

本發(fā)明的技術(shù)方案是，

一種具有快速響應(yīng)特性的低壓差線性穩(wěn)壓器，包括誤差放大器g_m，運算放大器、開關(guān)功率管M5、第一反饋電阻R_FB1、第二反饋電阻R_FB2、負(fù)載電阻R_L和電容C_O，

所述誤差放大器g_m的正向輸入端輸入基準(zhǔn)電壓V_REF，其輸出端連接運算放大器的正向輸入端，所述開關(guān)功率管M5的柵極連接運算放大器的輸出端，其漏極連接輸入電壓V_IN，第一反饋電阻R_FB1和第二反饋電阻R_FB2串聯(lián)，其串聯(lián)點連接誤差放大器g_m的負(fù)向輸入端，第一反饋電阻R_FB1的另一端接開關(guān)功率管M5的源極并作為所述具有快速響應(yīng)特性的低壓差線性穩(wěn)壓器的輸出端，第二反饋電阻R_FB2的另一端接地，所述負(fù)載電阻R_L和電容C_O的并聯(lián)結(jié)構(gòu)連接在開關(guān)功率管M5的源極和地之間；

所述開關(guān)功率管M5為NMOS管，開關(guān)功率管M5的源極連接運算放大器的負(fù)向輸入端。

具體的，所述運算放大器包括第一三極管Q1、第一PMOS管M6、第二PMOS管M7、第四NMOS管M4和第一電阻R1，

第一三極管Q1的基極作為所述運算放大器的正向輸入端，第四NMOS管M4的源極作為所述運算放大器的負(fù)向輸入端，其柵極作為所述運算放大器的輸出端，

第一PMOS管M6的柵漏短接并連接第二PMOS管M7的柵極和第一三極管Q1的集電極，第一PMOS管M6和第二PMOS管M7的源極接輸入電壓V_IN，第一三極管Q1的發(fā)射極通過第一電阻R1后接第四NMOS管M4的源極，第四NMOS管M4的柵漏短接并連接第二PMOS管M7的漏極。

具體的，所述具有快速響應(yīng)特性的低壓差線性穩(wěn)壓器還包括電流源I、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第二三極管Q2、第二電阻R2、第三電阻R3和齊納管Z1，

第一NMOS管M1的柵漏短接并連接電流源和第二NMOS管M2的柵極，第一NMOS管M1和第二NMOS管M2的源極接地，

第二三極管Q2的基極接固定電平V_B1，其集電極接第二NMOS管M2的漏極，其發(fā)射極接第三NMOS管M3的柵極并通過第三電阻R3后接所述開關(guān)功率管M5的柵極；

第三NMOS管M3的漏極連接所述運算放大器的正向輸入端，其源極通過第二電阻R2后連接開關(guān)功率管M5的源極；

齊納管Z1的陽極連接所述開關(guān)功率管M5的源極，其陰極連接所述開關(guān)功率管M5的柵極。

本發(fā)明的有益效果為：采用NMOS管即開關(guān)功率管M5作為功率開關(guān)器件，使功率管的輸出電阻減小，可提高負(fù)載突變時的響應(yīng)速度；同時采用雙環(huán)結(jié)構(gòu)，由于內(nèi)環(huán)路的存在，可以在不加入彌勒電容的情況下，將系統(tǒng)的主極點定在誤差放大器的輸出端；而且內(nèi)環(huán)路可以迅速對輸出電壓的變化做出反應(yīng)，調(diào)節(jié)功率管的柵極電壓，調(diào)節(jié)輸出電流來保持輸出電壓的穩(wěn)定；本發(fā)明尤其適用于要求負(fù)載變化調(diào)整速度快的低壓差線性穩(wěn)壓器。

附圖說明

圖1為一種PMOS做調(diào)整管的雙環(huán)LDO的結(jié)構(gòu)示意圖；

圖2為本發(fā)明提供的具有快速響應(yīng)特性的低壓差線性穩(wěn)壓器LDO的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例的電路結(jié)構(gòu)圖；

圖4為節(jié)點A之后的簡化電路；

圖5為內(nèi)環(huán)改善帶寬示意圖；

圖6環(huán)路零極點設(shè)置示意圖。

具體實施方式

下面結(jié)合附圖和具體實施例對本發(fā)明的具體實施方式進行描述。

如圖2所示為本發(fā)明提供的低壓差線性穩(wěn)壓器的雙環(huán)等效框圖，包括誤差放大器g_m，運算放大器、開關(guān)功率管M5、第一反饋電阻R_FB1、第二反饋電阻R_FB2、負(fù)載電阻R_L和電容C_O，誤差放大器g_m的正向輸入端輸入基準(zhǔn)電壓V_REF，其輸出端連接運算放大器的正向輸入端，開關(guān)功率管M5的柵極連接運算放大器的輸出端，其漏極連接輸入電壓V_IN，第一反饋電阻R_FB1和第二反饋電阻R_FB2串聯(lián)，其串聯(lián)點連接誤差放大器g_m的負(fù)向輸入端，第一反饋電阻R_FB1的另一端接開關(guān)功率管M5的源極并作為所述具有快速響應(yīng)特性的低壓差線性穩(wěn)壓器的輸出端，第二反饋電阻R_FB2的另一端接地，負(fù)載電阻R_L和電容C_O的并聯(lián)結(jié)構(gòu)連接在開關(guān)功率管M5的源極和地之間。開關(guān)功率管M5為NMOS管，使功率管的輸出電阻減小，可提高負(fù)載突變時的響應(yīng)速度。第一反饋電阻R_FB1和第二反饋電阻R_FB2的串聯(lián)點連接誤差放大器g_m的負(fù)向輸入端作為外環(huán)結(jié)構(gòu)，開關(guān)功率管M5的源極連接運算放大器的負(fù)向輸入端作為內(nèi)環(huán)結(jié)構(gòu)。

如圖3所示為本實施例中提供的一種具體電路圖，圖2中的運算放大器包括第一三極管Q1、第一PMOS管M6、第二PMOS管M7、第四NMOS管M4和第一電阻R1，第一三極管Q1的基極作為所述運算放大器的正向輸入端，第四NMOS管M4的源極作為所述運算放大器的負(fù)向輸入端，其柵極作為所述運算放大器的輸出端，第一PMOS管M6的柵漏短接并連接第二PMOS管M7的柵極和第一三極管Q1的集電極，第一PMOS管M6和第二PMOS管M7的源極接輸入電壓V_IN，第一三極管Q1的發(fā)射極通過第一電阻R1后接第四NMOS管M4的源極，第四NMOS管M4的柵漏短接并連接第二PMOS管M7的漏極。本實施例提供的電路結(jié)構(gòu)還包括電流源I、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第二三極管Q2、第二電阻R2、第三電阻R3和齊納管Z1，第一NMOS管M1的柵漏短接并連接電流源和第二NMOS管M2的柵極，第一NMOS管M1和第二NMOS管M2的源極接地，第二三極管Q2的基極接固定電平V_B1，其集電極接第二NMOS管M2的漏極，其發(fā)射極接第三NMOS管M3的柵極并通過第三電阻R3后接所述開關(guān)功率管M5的柵極；第三NMOS管M3的漏極連接所述運算放大器的正向輸入端，其源極通過第二電阻R2后連接開關(guān)功率管M5的源極；齊納管Z1的陽極連接所述開關(guān)功率管M5的源極，其陰極連接所述開關(guān)功率管M5的柵極。誤差放大器的輸出端表示節(jié)點A，開關(guān)功率管M5的柵極表示節(jié)點B，其源極表示節(jié)點C。

本實施例的工作原理為：

如圖2所示，其中g(shù)_m表示誤差放大器，A_IN表示從輸出反饋到內(nèi)環(huán)的電壓增益。結(jié)合圖3所示本發(fā)明的實施例電路結(jié)構(gòu)圖，有：

其中g(shù)_m,Q1、g_m4、g_m6、g_m7分別為第一三極管Q₁、第四NMOS管M4、第一PMOS管M6和第二PMOS管M7的跨導(dǎo)。從誤差放大器的輸出電壓V_A到該低壓差線性穩(wěn)壓器的輸出電壓V_O的傳遞函數(shù)可以表示為：

可以從圖5中看到，由于內(nèi)環(huán)增益A_IN的作用，單位增益帶寬GBW變寬了。

下面進行穩(wěn)定性考慮。對節(jié)點A的阻抗進行分析，如圖4所示為節(jié)點A之后的簡化電路。在節(jié)點A加入電壓激勵v_x，測試該處流入的電流，于是得到節(jié)點A看進去的阻抗為：

其中g(shù)_m5為開關(guān)功率管M5的跨導(dǎo)，β為第一三極管Q1的基極電流放大倍數(shù)，r_π是第一三極管Q1的輸入電阻，k為第一PMOS管M6到第二PMOS管M7的電流放大倍數(shù)，表示電容C_o的阻抗，s＝j(luò)ω?？梢钥吹剑捎趦?nèi)環(huán)的存在，將輸出節(jié)點的電容C_o按一定比例折回來了；還可以發(fā)現(xiàn)從A點看進去的等效電阻也與負(fù)載R_L有關(guān)，從而改變電壓反饋環(huán)路的增益。

很容易得到各極點。在A點處，主極點為：

其中，R_A、C_A為A點的等效電阻和等效電容，且

在B點處

其中，R_B、C_B為B點的等效電阻和等效電容，C_B＝∑_i Ci≈C_G5，C_G5為開關(guān)功率管M5的柵電容。

在C點處

其中，R_C、C_C為C點的等效電阻和等效電容，C_C＝C_O。

考慮到在A點處的電阻和電容的數(shù)量級是最大的，所以A點作為主極點；有C點處的電容C_O＞＞C_G5，所以C點處的極點是第一次極點，B點處的極點為第二次極點。把P_A設(shè)為主極點，要保證穩(wěn)定，比較容易的一個措施就是增大第四NMOS管M4的跨導(dǎo)g_m4，不僅可以降低主極點，同時也可以把C點處的次極點推高。系統(tǒng)環(huán)路零極點分布情況如圖6所示。這就說明了此LDO可以在不加入彌勒電容的情況下，根據(jù)公式(4)、公式(5)和公式(6)選擇合理的參數(shù)，使兩個次極點的頻率均大于穿越頻率f_c，確保系統(tǒng)穩(wěn)定。

本領(lǐng)域的普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護范圍內(nèi)。