本發(fā)明屬于電路設(shè)計領(lǐng)域，具體涉及一種用于帶隙基準(zhǔn)源的啟動電路。

背景技術(shù)：

啟動電路主要應(yīng)用于帶隙基準(zhǔn)源電路。帶隙基準(zhǔn)源能為數(shù)字，模擬，以及數(shù)?；旌想娐诽峁┚_的參考電壓和偏置電流，若其發(fā)生故障，將會導(dǎo)致整個電路芯片無法正常工作。在帶隙基準(zhǔn)源電路中存在嚴(yán)重的啟動問題，因為其可能存在“簡并點”，即電路能夠穩(wěn)定在不正常工作狀態(tài)，從而無法輸出參考電壓。由此可見啟動電路是帶隙基準(zhǔn)源的最重要模塊，對其的研究自然具有重要的意義。

一種較為傳統(tǒng)的啟動電路如圖1所示，當(dāng)帶隙基準(zhǔn)輸出電壓vbg遠(yuǎn)小于1.2v時，反相器1判定電路未啟動，a點電位變?yōu)楦唠娖?，晶體管m6打開，b點電位拉低，帶隙基準(zhǔn)源開始啟動，直到電路正常工作，輸出電壓vbg約等于1.2v，反相器1輸出低電平，晶體管m6斷開，啟動完畢。該啟動電路與帶隙基準(zhǔn)輸出點vbg相接，則寄生的電容和電阻會對帶隙基準(zhǔn)源性能產(chǎn)生不利影響，并且電源電壓的大范圍變化，會造成啟動電路的反相器發(fā)生誤判，所以該傳統(tǒng)啟動電路的應(yīng)用范圍受限。基于上述所說的傳統(tǒng)啟動電路的問題，設(shè)計一種原理簡單，功耗低，適用范圍廣的啟動電路具有重要意義。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種用于帶隙基準(zhǔn)源的啟動電路，以至少解決傳統(tǒng)的啟動電路寄生影響大，適用范圍小的技術(shù)問題。

本發(fā)明包括：啟動電路，所述啟動電路包括第一輸入端、第二輸入端、第三輸入端和第四輸入端；開關(guān)sw1，開關(guān)sw1的第一端與第一輸入端相連接，開關(guān)sw1的第二端與晶體管m2的源級相連接；晶體管m1，晶體管m1的柵極與所述第四輸入端相連接，晶體管m1的源端與所述第一輸入端相連接，所述第一輸入端接高電平；晶體管m2，晶體管m2的柵極與晶體管m1的漏極相連接，晶體管m2的漏極與所述第二輸入端相連接；晶體管m3，晶體管m3的源級與晶體管m1的漏極相連接并且與晶體管m2的柵極相連接，晶體管m3的柵極與晶體管m3的漏極相連接并且與晶體管m4的源級相連接；晶體管m4，晶體管m4的柵極與晶體管m4的漏極相連接并且與晶體管m5的源級相連接；晶體管m5，晶體管m5的柵極與晶體管m5的漏極并且與晶體管m6的源級相連接；晶體管m6，晶體管m6的柵極與晶體管m6的漏極相連接并且與晶體管m7的源級相連接；晶體管m7，晶體管m7的柵極與晶體管m7的漏極相連接并且與所述第三輸入端相連接，所述第三輸入端接低電平。

進(jìn)一步地，所述待啟動的電路為帶隙基準(zhǔn)核心電路。

進(jìn)一步地，所述帶隙基準(zhǔn)核心電路包括：開關(guān)sw2，開關(guān)sw2一端連接所述高電平，另一端連接晶體管m8，m9，m10的柵極，并且連接運算放大器opa的輸出端，同時連接所述的第四輸入端；所述晶體管m8，所述晶體管m8的源端與所述第一輸入端相連接，所述晶體管m8的柵極與所述第四輸入端相連接并且與所述晶體管m9，m10的柵極相連接，所述晶體管m8的漏極與所述第二輸入端相連接，并且與所述運算放大器opa的負(fù)極輸入端相連接，同時與三極管q1的射級相連接；所述晶體管m9，所述晶體管m9的源端與所述第一輸入端相連接，所述晶體管m9的柵極與所述第四輸入端相連接并且與所述晶體管m8，m10的柵極相連接，所述晶體管m9的漏極與所述運算放大器opa的正極輸入端相連接，同時與電阻r1的一端相連接；所述晶體管m10，所述晶體管m10的源端與所述第一輸入端相連接，所述晶體管m10的柵極與所述第四輸入端相連接并且與所述晶體管m8，m9的柵極相連接，所述晶體管m10的漏極與電阻r1的一端相連接；所述運算放大器opa，所述運算放大器opa的輸出端與所述開關(guān)sw2的一端相連接，并且與所述晶體管m8，m9，m10的柵極相連接，同時與所述第四輸入端相連接，所述運算放大器opa的負(fù)極輸入端與所述晶體管m8的漏極相連接，并且與所述第二輸入端相連接，同時與所述晶體管q1相連接，所述運算放大器opa的正極輸入端與所述晶體管m9的漏極相連接，并且與所述電阻r1相連接；所述三極管q1，所述三極管q1的射級與所述運算放大器opa的負(fù)極輸入端相連接，并且與所述晶體管m8的漏端相連接，所述三極管q1的基級與所述三極管q1的集電極極相連接，并且與所述第三輸入點相連接，所述第三輸入管連接低電平；所述電阻r1，所述電阻r1的一端與所述運算放大器opa的正極輸入端相連接，并且與所述晶體管m9的漏極相連接，所述電阻r1的另一端與所述三極管q2的射級相連接；所述三極管q2，所述三極管q2的射級與所述電阻r1的另一端相連接，所述三極管q2的基級與所述三極管q2的集電極極相連接，并且與所述第三輸入點相連接，所述第三輸入管連接低電平；所述電阻r2，所述電阻r2的一端與所述晶體管m10的漏極相連接，所述電阻r2的另一端與三極管q3的射級相連接；所述三極管q3，所述三極管q3的基級與所述三極管q3的集電極相連接，并且與所述第三輸入端相連接，所述第三輸入端接低電平。

本發(fā)明還提供一種啟動電路的啟動方法，包括：在斷電時，控制開關(guān)sw1斷開并且開關(guān)sw2閉合導(dǎo)通，啟動電路不工作；在上電時，控制所述開關(guān)sw1閉合導(dǎo)通并且開關(guān)sw2斷開，啟動電路開始工作。

在本發(fā)明中，采用包括待啟動電路，待啟動電路包括第一輸入端、第二輸入端、第三輸入端和第四輸入端；開關(guān)sw1，開關(guān)sw1的第一端與第一輸入端相連接，開關(guān)sw1的第二端與晶體管m2的源級相連接；晶體管m1，晶體管m1的柵極與所述第四輸入端相連接，晶體管m1的源端與所述第一輸入端相連接，所述第一輸入端接高電平；晶體管m2，晶體管m2的柵極與晶體管m1的漏極相連接，晶體管m2的漏極與所述第二輸入端相連接；晶體管m3，晶體管m3的源級與晶體管m1的漏極相連接并且與晶體管m2的柵極相連接，晶體管m3的柵極與晶體管m3的漏極相連接并且與晶體管m4的源級相連接；晶體管m4，晶體管m4的柵極與晶體管m4的漏極相連接并且與晶體管m5的源級相連接；晶體管m5，晶體管m5的柵極與晶體管m5的漏極并且與晶體管m6的源級相連接；晶體管m6，晶體管m6的柵極與晶體管m6的漏極相連接并且與晶體管m7的源級相連接；晶體管m7，晶體管m7的柵極與晶體管m7的漏極相連接并且與所述第三輸入端相連接，所述第三輸入端接低電平；

本發(fā)明中的電路啟動后，啟動部分的pa電位為高電位，使得啟動部分在帶隙基準(zhǔn)核心電路穩(wěn)定上電后，啟動部分的晶體管截止，避免了帶隙基準(zhǔn)核心電路在穩(wěn)定上電后啟動電路繼續(xù)消耗功耗，解決了現(xiàn)有技術(shù)耗費功耗的技術(shù)問題，達(dá)到了減少功耗耗費的技術(shù)效果。

附圖說明

此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中：

圖1是一種具有傳統(tǒng)啟動電路的帶隙基準(zhǔn)源原理圖；

圖2根據(jù)本發(fā)明的一種帶隙基準(zhǔn)核心電路在斷電時的示意圖；

圖3根據(jù)本發(fā)明的一種帶隙基準(zhǔn)核心電路在上電時的示意圖。

具體實施方式

以下結(jié)合實施例和附圖對本發(fā)明進(jìn)一步說明，但本發(fā)明決非僅限于所介紹的實施例。

本實施例中的啟動電路所應(yīng)用的帶隙基準(zhǔn)核心電路可以是圖2和圖3的帶隙基準(zhǔn)核心電路。如圖2和圖3所示，開關(guān)sw1，開關(guān)sw1的第一端與第一輸入端相連接，開關(guān)sw1的第二端與晶體管m2的源級相連接；晶體管m1，晶體管m1的柵極與所述第四輸入端相連接，晶體管m1的源端與所述第一輸入端相連接，所述第一輸入端接高電平；晶體管m2，晶體管m2的柵極與晶體管m1的漏極相連接，晶體管m2的漏極與所述第二輸入端相連接；晶體管m3，晶體管m3的源級與晶體管m1的漏極相連接并且與晶體管m2的柵極相連接，晶體管m3的柵極與晶體管m3的漏極相連接并且與晶體管m4的源級相連接；晶體管m4，晶體管m4的柵極與晶體管m4的漏極相連接并且與晶體管m5的源級相連接；晶體管m5，晶體管m5的柵極與晶體管m5的漏極并且與晶體管m6的源級相連接；晶體管m6，晶體管m6的柵極與晶體管m6的漏極相連接并且與晶體管m7的源級相連接；晶體管m7，晶體管m7的柵極與晶體管m7的漏極相連接并且與所述第三輸入端相連接，所述第三輸入端接低電平。

以下進(jìn)一步說明圖2和圖3中的帶隙基準(zhǔn)核心電路的結(jié)構(gòu)。如圖所示，帶隙基準(zhǔn)核心電路包括：開關(guān)sw2，開關(guān)sw2一端連接高電平，另一端連接晶體管m8，m9，m10的柵極，并且連接運算放大器opa的輸出端，同時連接第四輸入端；晶體管m8，晶體管m8的源端與第一輸入端相連接，晶體管m8的柵極與第四輸入端相連接并且與晶體管m9，m10的柵極相連接，晶體管m8的漏極與第二輸入端相連接，并且與運算放大器opa的負(fù)極輸入端相連接，同時與三極管q1的射級相連接；晶體管m9，晶體管m9的源端與第一輸入端相連接，晶體管m9的柵極與第四輸入端相連接并且與晶體管m8，m10的柵極相連接，晶體管m9的漏極與運算放大器opa的正極輸入端相連接，同時與電阻r1的一端相連接；晶體管m10，晶體管m10的源端與第一輸入端相連接，晶體管m10的柵極與第四輸入端相連接并且與晶體管m8，m9的柵極相連接，晶體管m10的漏極與電阻r1的一端相連接；運算放大器opa，運算放大器opa的輸出端與開關(guān)sw2的一端相連接，并且與晶體管m8，m9，m10的柵極相連接，同時與第四輸入端相連接，運算放大器opa的負(fù)極輸入端與晶體管m8的漏極相連接，并且與第二輸入端相連接，同時與晶體管q1相連接，運算放大器opa的正極輸入端與晶體管m9的漏極相連接，并且與電阻r1相連接；三極管q1，三極管q1的射級與運算放大器opa的負(fù)極輸入端相連接，并且與晶體管m8的漏端相連接，三極管q1的基級與所述三極管q1的集電極極相連接，并且與所述第三輸入點相連接，所述第三輸入管連接低電平；所述電阻r1，電阻r1的一端與運算放大器opa的正極輸入端相連接，并且與所述晶體管m9的漏極相連接，所述電阻r1的另一端與所述三極管q2的射級相連接；三極管q2，三極管q2的射級與電阻r1的另一端相連接，三極管q2的基級與三極管q2的集電極極相連接，并且與第三輸入點相連接，第三輸入管連接低電平；電阻r2，電阻r2的一端與晶體管m10的漏極相連接，電阻r2的另一端與三極管q3的射級相連接；所述三極管q3，三極管q3的基級與三極管q3的集電極相連接，并且與第三輸入端相連接，第三輸入端接低電平；

下面將對啟動電路的工作原理進(jìn)行說明：

如圖2所示，當(dāng)電源斷電時，控制開關(guān)sw1斷開，控制開關(guān)sw2閉合，此時帶隙基準(zhǔn)核心電路中的晶體管m8，m9，m10以及啟動電路的晶體管m1的柵極處于高電平，晶體管m2的源級斷開，晶體管m1，m2，m8，m9，m10處于截止?fàn)顟B(tài)，進(jìn)而帶隙基準(zhǔn)核心電路不工作，也就不消耗任何功耗。

如圖3所示，當(dāng)電源上電時，控制開關(guān)sw1閉合，控制開關(guān)sw2斷開，一開始pa點處于低電平，晶體管m2導(dǎo)通，向pb點注入電流，產(chǎn)生正反饋擾動。然后帶隙基準(zhǔn)電路處于正常工作狀態(tài)，晶體管m1，m8，m9，m10導(dǎo)通，接著pa點電位被拉高，晶體管m2被關(guān)斷，不對帶隙基準(zhǔn)核心電路產(chǎn)生影響。晶體管m3，m4，m5，m6，m7是寬長比遠(yuǎn)小于一的二極管連接器件，其等效成阻抗無窮大的電阻，所以由晶體管m1，m3，m4，m5，m6，m7所在的支路不耗費功耗。整個啟動電路不會耗費功耗，也不會對帶隙基準(zhǔn)輸出電壓產(chǎn)生寄生影響，并且不會受電源電壓大范圍變化的限制，適用范圍廣。

本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識到，以上實施例僅是用來驗證本發(fā)明，而并非作為對本發(fā)明的限定，只要是在本發(fā)明的范圍內(nèi)，對以上實施例的變化、變形都將落在本發(fā)明的保護(hù)范圍內(nèi)。