本發(fā)明屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種三階溫度補(bǔ)償cmos帶隙基準(zhǔn)電壓源。

背景技術(shù)：

cmos帶隙基準(zhǔn)電壓源是cmos集成電路中最重要的單元電路之一，它為電子系統(tǒng)中其他的電路提供不隨溫度、電源電壓變化的基準(zhǔn)電壓，是目前cmos集成電路設(shè)計(jì)中一個(gè)重要的研究?jī)?nèi)容。由于基準(zhǔn)電壓源的主要作用是為其他電路，如比較器、放大器等提供一個(gè)參考電壓，其精度和穩(wěn)定性將會(huì)直接影響到整個(gè)芯片的性能，因此，設(shè)計(jì)高性能的基準(zhǔn)電壓源對(duì)cmos集成電路性能至關(guān)重要。

請(qǐng)參見(jiàn)圖1，圖1為現(xiàn)有技術(shù)的帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)示意圖。該帶隙基準(zhǔn)電壓源由三個(gè)三極管q1、q2、q3，其中q1和q2的發(fā)射極面積比為n：1，三個(gè)場(chǎng)效應(yīng)管pm1、pm2、pm3、運(yùn)算放大器a和兩個(gè)電阻r1，r2構(gòu)成。其中運(yùn)算放大器a利用負(fù)反饋原理對(duì)pm1和pm2的漏端電壓進(jìn)行鉗位，使兩端電壓值相等。所以電阻r1兩端的電壓是：

vr1＝δvbe＝vbe2-vbe1＝vtlnn(1

其中，δvbe為兩個(gè)三極管的基極-發(fā)射極電壓差，vt為熱電壓；

式中，k是波爾茲曼常數(shù)；t是絕對(duì)溫度；q是電子的電荷。

所以電阻r1上的電流為：

從上式可以看出，電流i是與溫度成正比的，所以稱(chēng)為ptat(proporationaltoabsolutetemperature)電流。

輸出電壓vref為：

式中is為pn結(jié)的反向飽和電流。

從(4式可以看出，輸出電壓vref與電源電壓無(wú)關(guān)，又因?yàn)殡p極性三極管的基極-發(fā)射極電壓vbe具有負(fù)溫度系數(shù)，iptatr2具有正的溫度系數(shù)，所以通過(guò)調(diào)節(jié)r2的阻值，從而達(dá)到一階補(bǔ)償?shù)哪康?。但是vbe并不是與溫度呈完全負(fù)相關(guān)，所以vbe的溫度系數(shù)還包含二階項(xiàng)、三階項(xiàng)等高階項(xiàng)，又因?yàn)閕ptatr2與溫度呈正比，所以只補(bǔ)償了vbe的一階項(xiàng)，而二階項(xiàng)、三階項(xiàng)等高階項(xiàng)仍然存在，一階補(bǔ)償后的輸出電壓vref對(duì)溫度還是有很大的依賴性。在目前的工藝條件下，設(shè)計(jì)良好的一階補(bǔ)償帶隙基準(zhǔn)源在整個(gè)工作溫度范圍之內(nèi)可以達(dá)到10ppm/℃左右，因此在實(shí)際的工作環(huán)境中，一階補(bǔ)償后的帶隙基準(zhǔn)電壓無(wú)法滿足高精度模擬電路和數(shù)?；旌想娐穼?duì)基準(zhǔn)電壓的要求。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題，本發(fā)明提供了一種可變?cè)鲆婊祛l放大器、生物信號(hào)采集與處理芯片及系統(tǒng)。

本發(fā)明的一個(gè)實(shí)施例提供了一種三階溫度補(bǔ)償cmos帶隙基準(zhǔn)電壓源100，包括一階補(bǔ)償基準(zhǔn)電路101、二階曲率電流產(chǎn)生電路102、三階曲率電流產(chǎn)生電路103和電流疊加電路104；其中，

所述一階補(bǔ)償基準(zhǔn)電路101、所述二階曲率電流產(chǎn)生電路102與所述三階曲率電流產(chǎn)生電路103相互電連接且均電連接至所述電流疊加電路104，所述電流疊加電路104輸出參考電壓vref。

在本發(fā)明的一個(gè)實(shí)施例中，所述一階補(bǔ)償基準(zhǔn)電路101包括：第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第四pmos管pm4、運(yùn)算放大器a1、第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4、第五電阻r5、第六電阻r6、第一三極管q1和第二三極管q2；其中，

所述第一pmos管pm1的源極和襯底接電源vdd，其漏極與所述第一電阻r1的一端相連，所述第一電阻r1的另一端與第一三極管q1的發(fā)射極相連，所述第一三極管q1的基極和集電極均接地gnd；所述第二電阻r2的一端與所述第一pmos管pm1的漏極相連，其另一端接地gnd；所述運(yùn)算放大器a1的同相輸入端與所述第一pmos管pm1的漏極相連，其反相輸入端與所述第二三極管q2的發(fā)射極相連，其輸出端分別與所述第一pmos管pm1的柵極、所述第二pmos管pm2的柵極、所述第三pmos管pm3的柵極、所述第四pmos管pm4的柵極相連；所述第二pmos管pm2的源極和襯底接電源vdd，其漏極與所述第二三極q2管的發(fā)射極相連；所述第二三極管q2的基極和集電極均接地gnd；所述第三電阻r3的一端與所述第二pmos管pm2的漏極相連，其另一端與所述第四電阻r4的一端相連，所述第四電阻r4的另一端接地gnd；所述第三pmos管pm3的源極和襯底接電源vdd，其漏極與所述第五電阻r5的一端相連，所述第五電阻r5的另一端與所述第六電阻r6的一端相連，所述第六電阻r6的另一端接地gnd；所述第四pmos管pm4的源極和襯底接電源vdd，其漏極輸出第一電流i1至所述電流疊加電路104。

在本發(fā)明的一個(gè)實(shí)施例中，所述第一pmos管pm1、所述第二pmos管pm2、所述第三pmos管pm3和所述第四pmos管pm4為相同尺寸的pmos晶體管。

在本發(fā)明的一個(gè)實(shí)施例中，所述第二電阻r1的阻值為所述第三電阻r3與所述第四電阻r4的阻值之和。

在本發(fā)明的一個(gè)實(shí)施例中，所述二階曲率電流產(chǎn)生電路102包括：電流源iptat、第十六pmos管pm16、第十七pmos管pm17、第十八pmos管pm18、第十九pmos管pm19、第二十pmos管pm20、第二十一pmos管pm21、第二十二pmos管pm22、第二十三pmos管pm23、第二十四pmos管pm24、第二十五pmos管pm25、第十nmos管nm10、第十一nmos管nm11、第十二nmos管nm12、第十三nmos管nm13、第十四nmos管nm14、第十五nmos管nm15和第十六nmos管nm16；其中，

所述電流源iptat的一端與所述第十六pmos管pm16的漏端相連，其另一端接地gnd；所述第十六pmos管pm16的源極和襯底均接電源vdd，其柵極與漏極相連；所述第十七pmos管pm17的源極和襯底均接電源vdd，其柵極與所述第十六pmos管pm16的柵極相連，所述第十七pmos管pm17的漏極與所述第二十一pmos管pm21和所述第二十二pmos管pm22的源極均相連；所述第二十一pmos管pm21的柵極與所述第三電阻r3的一端相連，其漏極與所述第十nmos管nm10的漏極及柵極均相連；所述第十nmos管nm10的源極和襯底接地gnd；所述第二十二pmos管pm22的柵極和漏極與所述第十一nmos管nm11的漏極相連，所述第十一nmos管nm11的柵極與所述第十nmos管nm10柵極相連，其源極和襯底均接地gnd；所述第十八pmos管pm18的源極和襯底均接電源vdd，其柵極與所述第十六pmos管pm16的柵極相連，其漏極與所述第二十三pmos管pm23和所述第二十四pmos管pm24的源極均相連；所述第二十三pmos管pm23的柵極和漏極與所述第二十二pmos管pm22的柵極相連；所述第十二的nmos管nm12的漏極與所述第二十三的pmos管pm23的漏極相連，其柵極與所述第十三nmos管nm13的柵極和漏極均相連，其源極和襯底均接地gnd；所述第十三nmos管nm13漏極與所述第二十四pmos管pm24的漏極相連，其源極和襯底均接地gnd；所述第二十四pmos管pm24的柵極與所述第五電阻r5的一端相連；所述第十九pmos管pm19的源極和襯底均接電源vdd；所述第十九pmos管pm19的柵極與所述運(yùn)算放大器a1的輸出端相連，其漏極與所述第十四nmos管nm14的漏極相連；所述第十四nmos管nm14的柵極與所述第十三nmos管nm13的柵極相連，其源極和襯底均接地gnd；所述第十五nmos管nm15柵極和漏極與所述第十九pmos管pm19的漏極相連，其源極和襯底均接地gnd；所述第十六nmos管nm16的柵極與所述第十五nmos管nm15的柵極相連，其漏極與所述第二十pmos管pm20的漏極和柵極均相連；所述第十六nmos管nm16的源極和襯底均接地gnd；所述第二十pmos管pm20的源極和襯底均接電源vdd，其柵極和漏極與所述第二十五pmos管pm25的柵極相連；所述第二十五pmos管pm25的源極和襯底均接電源vdd且其漏極輸出第二電流i2至所述電流疊加電路104。

在本發(fā)明的一個(gè)實(shí)施例中個(gè)，三階曲率電流產(chǎn)生電路103包括：第五pmos管pm5、第六pmos管pm6、第七pmos管pm7、第八pmos管pm8、第九pmos管pm9、第十pmos管pm10、第十一pmos管pm11、第十二pmos管pm12、第十三pmos管pm13、第十四pmos管pm14、第十五pmos管pm15、第一nmos管nm1、第二nmos管nm2、第三nmos管nm3、第四nmos管nm4，第五nmos管nm5、第六nmos管nm6、第七nmos管nm7、第八nmos管nm8和第九nmos管nm9；其中，

所述第五pmos管pm5的源極和襯底均接電源vdd，其柵極與所述運(yùn)算放大器a1的輸出端相連，其漏極與所述第十pmos管pm10和所述第十一pmos管pm11的源極及襯底均相連；所述第十pmos管pm10的柵極與所述第六電阻r6的一端相連，其漏極與所述第一nmos管nm1的漏極和柵極均相連，其源極和襯底均接地gnd；所述第十一pmos管pm11的柵極與所述第三電阻r3的一端相連，其漏極與所述第二nmos管nm2的柵極和漏極均相連；所述第二nmos管nm2的源極和襯底均接地gnd；所述第六pmos管pm6的源極和襯底均接電源vdd，其柵極與所述運(yùn)算放大器a1的輸出端相連，其漏極與所述第十二pmos管pm12和所述第十三pmos管pm13的源極及襯底均相連；所述第十二pmos管pm12的柵極與所述第三電阻r3的一端相連，其漏極與所述第三nmos管nm3的漏極和柵極均相連；所述第三nmos管nm3的源極和襯底均接地gnd；所述第十三pmos管pm13的柵極與所述第五電阻r5的一端相連，其漏極與所述第四nmos管nm4的漏極和柵極均相連；所述第四nmos管nm4的源極和襯底均接地gnd；所述第七pmos管pm7的源極和襯底均接電源vdd，其柵極與所述運(yùn)算放大器a1的輸出端相連，其漏極與所述第十四pmos管pm14和所述第十五pmos管pm15的源極及襯底均相連；所述第十四pmos管pm14的柵極與所述第五電阻r5的一端相連，其漏極與所述第五nmos管nm5的漏極和柵極均相連；所述第五nmos管nm5的源極和襯底均接地gnd；所述第十五pmos管pm15的柵極與所述第四電阻r4的一端相連，其漏極和與所述第六nmos管nm6的漏極和柵極均相連；所述第六nmos管nm6的源極和襯底均接地gnd；所述第八pmos管pm8的源極和襯底均接電源vdd，其柵極和漏極相連；所述第七nmos管nm7的漏極與所述第八pmos管pm8的漏極相連，其柵極與所述第一nmos管nm1的柵極相連，其源極和襯底均接地gnd；所述第八nmos管nm8的漏極與所述第八pmos管np8的漏極相連，其柵極與所述第三nmos管nm3的柵極相連，其源極和襯底均接地gnd；所述第九nmos管nm9的漏極與所述第八pmos管pm8的漏極相連，其柵極與所述第五nmos管nm5的柵極相連，其源極和襯底均接地gnd；所述第九pmos管pm9的源極和襯底均接電源vdd，其柵極與所述第八nmos管nm8的柵極相連，其漏極輸出第三電流i3至所述電流疊加電路104。

在本發(fā)明的一個(gè)實(shí)施例中，所述電流疊加電路104包括：第七電阻r7、第八電阻r8和第九電阻r9及輸出端vout；其中，

所述第七電阻r7的一端接收所述一階補(bǔ)償基準(zhǔn)電路101輸出的第一電流i1，其另一端與所述第八電阻r8的一端相連；所述第八電阻r8的一端接收所述二階曲率電流產(chǎn)生電路102輸出的第二電流i2，其另一端與所述第九電阻r9的一端相連；所述第九電阻r9的一端接收所述三階曲率電流產(chǎn)生電路103輸出的第三電流i3，其另一端接地gnd；所述輸出端vout與所述第七電阻r7的一端相連以輸出所述參考電壓vref。

本發(fā)明具有如下有益效果：

本發(fā)明提出的三階溫度補(bǔ)償帶隙基準(zhǔn)電壓源，是利用電流疊加源流，將二階補(bǔ)償?shù)那孰娏鱥2和三階溫度補(bǔ)償?shù)那孰娏鱥3與同一階溫度無(wú)關(guān)的電流i1相加，從而補(bǔ)償了同一階溫度無(wú)關(guān)的電流i1中的二階項(xiàng)和三階項(xiàng)，本發(fā)明可以有效地提高補(bǔ)償電流的精確度，減小輸出基準(zhǔn)電壓的溫度系數(shù)，進(jìn)而提高輸出基準(zhǔn)電壓的溫度穩(wěn)定性，并且本發(fā)明所有晶體管都工作在亞閾值區(qū)域，從而電流消耗少，靜態(tài)功耗低。

通過(guò)以下參考附圖的詳細(xì)說(shuō)明，本發(fā)明的其它方面和特征變得明顯。但是應(yīng)當(dāng)知道，該附圖僅僅為解釋的目的設(shè)計(jì)，而不是作為本發(fā)明的范圍的限定，這是因?yàn)槠鋺?yīng)當(dāng)參考附加的權(quán)利要求。還應(yīng)當(dāng)知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說(shuō)明此處描述的結(jié)構(gòu)和流程。

附圖說(shuō)明

圖1為現(xiàn)有技術(shù)的帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的一種三階溫度補(bǔ)償cmos帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的另一種三階溫度補(bǔ)償cmos帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的一種一階補(bǔ)償基準(zhǔn)電路的電路結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的一種二階曲率電流產(chǎn)生電路的電路結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例提供的一種三階曲率電流產(chǎn)生電路的電路結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例提供的一種電流疊加電路的電路結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例提供的一種基準(zhǔn)電壓源的仿真溫度特性示意圖。

具體實(shí)施方式

下面結(jié)合具體實(shí)施例對(duì)本發(fā)明做進(jìn)一步詳細(xì)的描述，但本發(fā)明的實(shí)施方式不限于此。

實(shí)施例一

請(qǐng)一并參見(jiàn)圖2及圖3，圖2為本發(fā)明實(shí)施例提供的一種三階溫度補(bǔ)償cmos帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)示意圖；圖3為本發(fā)明實(shí)施例提供的另一種三階溫度補(bǔ)償cmos帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)示意圖。該三階溫度補(bǔ)償cmos帶隙基準(zhǔn)電壓源100包括一階補(bǔ)償基準(zhǔn)電路101，用來(lái)產(chǎn)生同一階溫度無(wú)關(guān)的電流i1；二階曲率電流產(chǎn)生電路102，用來(lái)產(chǎn)生用于二階補(bǔ)償?shù)那孰娏鱥2；三階曲率電流產(chǎn)生電路103，用來(lái)產(chǎn)生用于三階溫度補(bǔ)償?shù)那孰娏鱥3；電流疊加電路104，用來(lái)將電流i1、i2、i3通過(guò)流過(guò)電阻的方式組合起來(lái)，從而實(shí)現(xiàn)三階溫度補(bǔ)償帶隙基準(zhǔn)電壓源，輸出為基準(zhǔn)電壓vref。

其中，所述一階補(bǔ)償基準(zhǔn)電路101、所述二階曲率電流產(chǎn)生電路102與所述三階曲率電流產(chǎn)生電路103相互電連接且均電連接至所述電流疊加電路104，所述電流疊加電路104輸出參考電壓vref。

本發(fā)明實(shí)施例，通過(guò)電流疊加源流，將二階補(bǔ)償電流i2和三階溫度補(bǔ)償電流i3與同一階溫度無(wú)關(guān)的電流i1相加，從而補(bǔ)償了同一階溫度無(wú)關(guān)的電流i1中的二階項(xiàng)和三階項(xiàng)，從而有效地提高補(bǔ)償電流的精確度，減小輸出基準(zhǔn)電壓的溫度系數(shù)，進(jìn)而提高輸出基準(zhǔn)電壓的溫度穩(wěn)定性。

實(shí)施例二

請(qǐng)一并參見(jiàn)圖3及圖4，圖4為本發(fā)明實(shí)施例提供的一種一階補(bǔ)償基準(zhǔn)電路的電路結(jié)構(gòu)示意圖。本實(shí)施例在上述實(shí)施例的基礎(chǔ)上，結(jié)合圖3，重點(diǎn)對(duì)圖4所示的一階補(bǔ)償基準(zhǔn)電路的電路進(jìn)行詳細(xì)描述。該一階補(bǔ)償基準(zhǔn)電路101可以包括：第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第四pmos管pm4、運(yùn)算放大器a1、第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4、第五電阻r5、第六電阻r6、第一三極管q1和第二三極管q2。

所述第一pmos管pm1的源極和襯底接電源，所述第一pmos管pm1的漏極與所述第一電阻r1的一端相連，所述第一電阻r1的另一端與第一三極管q1的發(fā)射極相連，所述第一三極管q1的基極和集電極接地，所述第二電阻r2的第一端子與所述第一pmos管pm1的漏極相連，所述第二電阻r2的第二端子接地，所述運(yùn)算放大器a1的同相輸入端與所述第一pmos管pm1的漏極相連，所述運(yùn)算放大器a1的反相輸入端與所述第二三極管q2的發(fā)射極相連，所述運(yùn)算放大器a1的輸出端與所述第一pmos管pm1與所述第二pmos管pm2的柵極相連，所述第二pmos管pm2的源極和襯底接電源，所述第二pmos管pm2的漏極與所述第二三極管q2的發(fā)射極相連，所述第二三極管q2的基極和集電極接地，所述第三電阻r3的第一端子與所述第二pmos管pm2的漏極相連，所述第三電阻r3的第二端子與所述第四電阻r4的第一端子相連，所述第四電阻r4的第二端子接地，所述第三pmos管pm3的源極和襯底接電源，所述第三pmos管pm3的柵極與所述運(yùn)算放大器a1的輸出端相連，所述第三pmos管pm3的漏極與所述第五電阻r5的第一端子相連，所述第四pmos管pm4的源極和襯底接電源，所述第四pmos管pm4的柵極與所述運(yùn)算放大器a1的輸出端相連，所述第四pmos管pm4的漏極與所述第七電阻r7的第一端子相連，所述第五電阻r5的第二端子與所述第六電阻r6的第一端子相連，所述第六電阻r6的第二端子接地。

實(shí)施例三

請(qǐng)一并參見(jiàn)圖3及圖5，圖5為本發(fā)明實(shí)施例提供的一種二階曲率電流產(chǎn)生電路的電路結(jié)構(gòu)示意圖。本實(shí)施例在上述實(shí)施例的基礎(chǔ)上，結(jié)合圖3，重點(diǎn)對(duì)圖5所示的二階曲率電流產(chǎn)生電路的電路進(jìn)行詳細(xì)描述。該二階曲率電流產(chǎn)生電路102可以包括：電流源iptat、第十六pmos管pm16、第十七pmos管pm17、第十八pmos管pm18、第十九pmos管pm19、第二十pmos管pm20、第二十一pmos管pm21、第二十二pmos管pm22、第二十三pmos管pm23、第二十四pmos管pm24、第二十五pmos管pm25、第十nmos管nm10、第十一nmos管nm11、第十二nmos管nm12、第十三nmos管nm13、第十四nmos管nm14、第十五nmos管nm15和第十六nmos管nm16。

所述電流源iptat的一端與所述第十六pmos管pm16的漏端相連，所述電流源iptat的另一端接地，所述第十六pmos管pm16的源極和襯底接電源，所述第十六pmos管pm16的柵極與漏極相連，所述第十七pmos管pm17的源極和襯底接電源，所述第十七pmos管pm17的柵極與所述第十六pmos管pm16的柵極相連，所述第十七pmos管pm17的漏極與所述第二十一pmos管pm21和所述第二十二pmos管pm22的源極和襯底相連，所述第二十一pmos管pm21的柵極與所述第三電阻r3的第一端子相連，所述第二十一pmos管pm21的漏極與所述第十nmos管nm10的漏極和柵極相連，所述第十nmos管nm10的源極和襯底接地，所述第二十二pmos管pm22的柵極和漏極與所述第十一nmos管nm11的漏極相連，所述第十一nmos管nm11的柵極與所述第十nmos管nm10柵極相連，所述第十一nmos管nm11的源極和襯底接地，所述第十八pmos管pm18的源極和襯底接電源，所述第十八pmos管pm18的柵極與所述第十六pmos管pm16的柵極相連，所述第十八pmos管pm18的漏極與所述第二十三pmos管pm23和所述第二十四pmos管pm24的源極和襯底相連，所述第二十三pmos管pm23的柵極和漏極與所述第二十二pmos管pm22的柵極相連，所述第十二的nmos管nm12的漏極與所述第二十三的pmos管pm23的漏極相連，所述第十二的nmos管nm12的柵極與所述第十三nmos管nm13的柵極和漏極相連，所述第十二的nmos管nm12的源極和襯底接地，所述第十三nmos管nm13漏極與所述第二十四pmos管pm24的漏極相連，所述第十三nmos管nm13的源極和襯底接地，所述第二十四pmos管pm24的柵極與所述五電阻r5的第一端子相連，所述第十九pmos管pm19的源極和襯底接電源，所述第十九pmos管pm19的柵極與所述運(yùn)算放大器a1的輸出端相連，所述第十九pmos管pm19的漏極與所述第十四nmos管nm14的漏極相連，所述第十四nmos管nm14的柵極與所述第十三nmos管nm13的柵極相連，所述第十四nmos管nm14的源極和襯底接地，所述第十五nmos管nm15柵極和漏極與所述第十九pmos管pm19的漏極相連，所述第十五nmos管nm15的源極和襯底接地，所述第十六nmos管nm16的柵極與所述第十五nmos管nm15的柵極相連，所述第十六nmos管nm16的漏極與所述第二十pmos管pm20的漏極和柵極相連，所述第十六nmos管nm16的源極和襯底接地，所述第二十pmos管pm20的源極和襯底接電源，所述第二十五pmos管pm25源極和襯底接電源，所述第二十五pmos管pm25的柵極與所述第二十pmos管pm20的柵極相連，所述第二十五pmos管pm25的漏極與所述第八電阻r8的第一端子相連。

實(shí)施例四

請(qǐng)一并參見(jiàn)圖3及圖6，圖6為本發(fā)明實(shí)施例提供的一種三階曲率電流產(chǎn)生電路的電路結(jié)構(gòu)示意圖。本實(shí)施例在上述實(shí)施例的基礎(chǔ)上，結(jié)合圖3，重點(diǎn)對(duì)圖6所示的三階曲率電流產(chǎn)生電路的電路進(jìn)行詳細(xì)描述。該三階曲率電流產(chǎn)生電路103可以包括：第五pmos管pm5、第六pmos管pm6、第七pmos管pm7、第八pmos管pm8、第九pmos管pm9、第十pmos管pm10、第十一pmos管pm11、第十二pmos管pm12、第十三pmos管pm13、第十四pmos管pm14、第十五pmos管pm15、第一nmos管nm1、第二nmos管nm2、第三nmos管nm3、第四nmos管nm4、第五nmos管nm5、第六nmos管nm6、第七nmos管nm7、第八nmos管nm8和第九nmos管nm9。

所述第五pmos管pm5的源極和襯底接電源，所述第五pmos管pm5的柵極與所述運(yùn)算放大器a1的輸出端相連，所述第五pmos管pm5的漏極與所述第十pmos管pm10和所述第十一pmos管pm11的源極和襯底相連，所述第十pmos管pm10的柵極與所述第六電阻r6的第一端子相連，所述第十pmos管pm10的漏極與所述第一nmos管nm1的漏極和柵極相連，所述第一nmos管nm1的源極和襯底接地，所述第十一pmos管pm11的柵極與所述第三電阻r3的第一端子相連，所述第十一pmos管pm11的漏極與所述第二nmos管nm2的柵極和漏極相連，所述第二nmos管nm2的源極和襯底接地，所述第六pmos管pm6的源極和襯底接電源，所述第六pmos管pm6的柵極與所述運(yùn)算放大器a1的輸出端相連，所述第六pmos管pm6的漏極與所述第十二pmos管pm12和所述第十三pmos管pm13的源極和襯底相連，所述第十二pmos管pm12的柵極與所述第三電阻r3的第一端子相連，所述第十二pmos管pm12的漏極與所述第三nmos管nm3的漏極和柵極相連，所述第三nmos管nm3的源極和襯底接地，所述第十三pmos管pm13的柵極與所述第五電阻r5的第一端子相連，所述第十三pmos管pm13的漏極與所述第四nmos管nm4的漏極和柵極相連，所述第四nmos管nm4的源極和襯底接地，所述第七pmos管pm7的源極和襯底接電源，所述第七pmos管pm7的柵極與所述運(yùn)算放大器a1的輸出端相連，所述第七pmos管pm7的漏極、所述第十四pmos管pm14和所述第十五pmos管pm15的源極和襯底相連，所述第十四pmos管pm14的柵極與所述第五電阻r5的第一端子相連，所述第十四pmos管pm14的漏極與所述第五nmos管nm5的漏極和柵極相連，所述第五nmos管nm5的源極和襯底接地，所述第十五pmos管pm15的柵極與所述第四電阻r4的第一端子相連，所述第十五pmos管pm15漏極和與所述第六nmos管nm6的漏極和柵極相連，所述第六nmos管nm6的源極和襯底接地，所述第八pmos管pm8的源極和襯底接電源，所述第八pmos管pm8的柵極和漏極相連，所述第七nmos管nm7的漏極與所述第八pmos管pm8的漏極相連，所述第七nmos管nm7的柵極與所述第一nmos管nm1的柵極相連，所述第七nmos管nm7的源極和襯底接地，所述第八nmos管nm8的漏極與所述第八pmos管的漏極相連，所述第八nmos管的柵極與所述第三nmos管的柵極相連，所述第八nmos管nm8的源極和襯底接地，所述第九nmos管nm9的漏極與所述第八pmos管pm8的漏極相連，所述第九nmos管nm9的柵極與所述第五nmos管nm5的柵極相連，所述第九nmos管nm9的源極和襯底接地，所述第九pmos管pm9的源極和襯底接電源，所述第九pmos管pm9的柵極與所述第八nmos管nm8的柵極相連，所述第九pmos管pm9的漏極與所述第九電阻r9的第一端子相連。

實(shí)施例五

請(qǐng)一并參見(jiàn)圖3及圖7，圖7為本發(fā)明實(shí)施例提供的一種電流疊加電路的電路結(jié)構(gòu)示意圖。本實(shí)施例在上述實(shí)施例的基礎(chǔ)上，結(jié)合圖3，重點(diǎn)對(duì)圖7所示的電流疊加電路的電路進(jìn)行詳細(xì)描述。該電流疊加電路104可以包括：第七電阻r7、第八電阻r8和第九電阻r9。

所述第七電阻r7的第二端子與所述第八電阻r8的第一端子相連，所述第八電阻r8的第二端子與所述第九電阻r9的第一端子相連，所述第九電阻r9的第二端子接地。

實(shí)施例六

請(qǐng)一并參見(jiàn)圖3及圖8，圖8為本發(fā)明實(shí)施例提供的一種基準(zhǔn)電壓源的仿真溫度特性示意圖。本實(shí)施例在上述實(shí)施例的基礎(chǔ)上，重點(diǎn)對(duì)電路的工作原理進(jìn)行詳細(xì)描述。在本發(fā)明中，首先產(chǎn)生一階溫度補(bǔ)償電流。在所述一階補(bǔ)償基準(zhǔn)電路原理圖中，由于所述運(yùn)算放大器的兩個(gè)輸入端電壓相同，所以流過(guò)所述第一電阻r1為：

式中ir1為所述第一三極管q1的集電極電流，vbe1和vbe2分別為所述第一三極管q1和所述第二極管q2的基極-發(fā)射極間的電壓。n是所述第一三極管q1和所述第二三極管q2的數(shù)目之比，且n為大于1的正整數(shù)。

所述第二電阻r2的阻值為所述第三電阻r3與所述第四電阻r4之和，即：

r2＝r3+r4(6

所以流過(guò)所述第二電阻r2的電流為：

將電流ir1與電流ibe疊加就可以得到所述第一pmos管pm1的漏極電流為

因?yàn)関be2具有負(fù)溫度系數(shù)，vtlnn具有正的溫度系數(shù)，所以通過(guò)調(diào)節(jié)r2和r1的阻值，從而達(dá)到一階補(bǔ)償?shù)哪康?，從而i1為同一階溫度無(wú)關(guān)的電流。

由于所述第一pmos管pm1、所述第二pmos管pm2、所述第三pmos管pm3和所述第四pmos管pm4的尺寸相同，所以所述第二pmos管pm2、所述第三pmos管pm3和所述第四pmos管pm4的漏極電流都為i1。

所述第二三極管的基極-發(fā)射極電壓為vbe2，所以第四電阻r4第一端子上的電壓記為：

所述第三pmos管pm3的漏極電流流過(guò)所述第五電阻r5和所述第六電阻r6產(chǎn)生一階補(bǔ)償基準(zhǔn)電壓記為：

所以，所述第六電阻r6第一端子上的電壓為：

在本發(fā)明中，其次是要產(chǎn)生二階曲率電流。在所述二階曲率電流產(chǎn)生電路原理圖中，所述第十六pmos管pm16與所述第十七pmos管pm17和所述第十八pmos管pm18組成電流鏡，并且尺寸相同，所述電流源iptat通過(guò)上述電流鏡，將iptat電流鏡像到所述第十七pmos管pm17和所述第十八pmos管pm18所在支路，所述第二十二pmos管pm22與所述第二十一pmos管pm21的尺寸比為k7:1，所述第二十四pmos管pm24與所述第二十三pmos管pm23的尺寸比為k8:1，所述第二十一pmos管pm21的柵極與所述第三電阻r3的第一端子相連，柵極電壓記為vbe2，所述第二十二pmos管pm22與所述第二十三pmos管pm23的柵極電壓記為vg，所述第二十四pmos管的柵極與所述第五電阻r5的第一端子相連，柵極電壓記為vref_nc。所述第二十二pmos管pm22與所述第二十一pmos管pm21的漏極電流分別為ipm22與ipm21，所以ipm22與ipm21之和為iptat，所述第二十四pmos管pm24與所述第二十三pmos管pm23的漏極電流分別為ipm24與ipm23，所以ipm23與ipm24之和為iptat，為：

ipm21+ipm22＝ipm23+ipm24＝iptat(12

所述第十nmos管nm10和所述第十一nmos管nm11的漏極電流分別記為inm10和inm11由于所述第十nmos管nm10與所述第十一nmos管nm11組成電流鏡，并且第二十一pmos管pm21的漏極電流與所述第十nmos管nm10的漏極電流和所述第十一nmos管nm11相等，為：

inm11＝inm10＝ipm21(13

同理，

inm12＝inm13＝ipm24(14

ipm22+ipm23＝inm11+inm12(15

結(jié)合(12、(13、(14和(15式，得

ipm21＝ipm23

ipm22＝ipm24(16

所以：

式中η是亞閾值反型系數(shù)。

由(16和(17式，得：

結(jié)合(12、(17和(18式，得：

所述第十九pmos管pm19與所述第一pmos管pm1的尺寸比為k9:k1(k1>k9，所以所述第十九pmos管pm19的漏極電流ipm19為：

因?yàn)閕1為一階補(bǔ)償電流，溫度系數(shù)大約在10ppm/℃，又因?yàn)閗1>k9，所以ipm19的溫度系數(shù)更低，這時(shí)我們可以近似認(rèn)為ipm19是恒定電流，記為iconst2。

所述第十三nmos管nm13與所述第十四nmos管nm14組成電流鏡，又因?yàn)樗龅谑膎mos管nm14、所述第十九pmos管pm19和所述第十五nmos管nm15的漏極相連，所以由kvl定律可知：

inm15＝iconst2-inm14(21

所述第十五nmos管nm15與所述第十六nmos管nm16組成電流鏡，所以所述第十五nmos管nm15的漏極電流inm15等于所述第十六nmos管nm16的漏極電流inm16，所述第二十pmos管pm20與所述第二十五pmos管pm25組成電流鏡，所以所述第二十pmos管pm20的漏極電流ipm20等于所述第二十五pmos管pm25的漏極電流，又因?yàn)樗龅谑鵱mos管nm16與所述第二十pmos管pm20的漏極相連，所以：

將此電流記為i2，通過(guò)調(diào)節(jié)k6，k7的大小，會(huì)得到一個(gè)合適二階曲率電流。

在本發(fā)明中，再次是要產(chǎn)生三階曲率電流。在所述三階曲率電流產(chǎn)生電路原理圖中，所述第五pmos管pm5、所述第六pmos管pm6和所述第七pmos管pm7尺寸相同，并且與所述第一pmos管pm1的尺寸比為1:k1(k1>1，所以所述第五pmos管pm5、所述第六pmos管pm6和所述第七pmos管pm7得漏極電流為：

該電流記為iconst1。

所述第十pmos管pm10的柵極與所述第六電阻r6的第一端子相連，柵極電壓記為k3×vref_nc，所述第十一pmos管pm11與所述第十二pmos管pm12的柵極與所述第三電阻r3的第一端子相連，兩個(gè)管子的柵極電壓記為vbe2，所述第十三pmos管pm13和所述第十四pmos管pm14的柵極與所述第五電阻r5的第一端子相連，柵極電壓記為vref_nc，所述第十五pmos管pm15的柵極與所述第四電阻r4的第一端子相連，柵極電壓記為k2×vbe2。

所述第十一pmos管pm11與所述第十pmos管pm10的尺寸比為k4:1，所述第十二pmos管pm12與所述第十三pmos管pm13的尺寸比為k5:1，所述第十五pmos管pm15與所述第十四pmos管pm14的尺寸比為k6:1，又因?yàn)樗龅谝籲mos管nm1的漏極電流inm1與所述第十pmos管pm10的漏極電流ipm10相等，所述第三nmos管nm3的漏極電流inm3與所述第十一pmos管pm11的漏極電流ipm11相等，所述第五nmos管nm5的漏極電流inm5與所述第十五pmos管pm15的漏極電流ipm15相等，所以有

所以

聯(lián)立(24、(25式，得

所述第七nmos管nm7與所述第一nmos管nm1組成電流鏡，所以nm7漏極電流inm7與nm1漏極電流inm1相等，所述第八nmos管nm8與所述第三nmos管nm3組成電流鏡，所以nm8漏極電流inm8與nm3漏極電流inm3相等，所述第五nmos管nm5與所述第九nmos管nm9組成電流鏡，所以nm9漏極電流inm9與nm5漏極電流inm5相等，所述第八pmos管pm8與所述第九pmos管pm9組成電流鏡，所以pm8漏極電流ipm8與pm9漏極電流ipm9相等。且所述第七nmos管nm7、所述第八nmos管nm8和所述第九nmos管nm9漏極與所述第八pmos管pm8的漏極相連，所以根據(jù)kvl定律，得：

將inm9記為三階曲率電流i3,通過(guò)調(diào)節(jié)k4、k5和k6的大小，可以得到合適的三階曲率電流。

在本發(fā)明中，最后是要將i1、i2和i3通過(guò)電流疊加電路結(jié)合起來(lái)得到最終輸出電壓vref。請(qǐng)參考圖2，在所述電流疊加電路原理圖中，所述第四pmos管pm4的漏極電流為i1，將電流i1注入到電流疊加電路，所述第二十一pmos管的漏極與所述第八電阻r8的第一端子相連，將電流i2注入到電流疊加電路，所述第九pmos管pm9的漏極與所述第九電阻r9的第一端子相連，將電流i3注入到電流疊加電路。所以，會(huì)得到：

通過(guò)調(diào)節(jié)r6、r7、r8的阻值與k2、k3、k4、k5、k6和k7數(shù)值的大小，能夠得到補(bǔ)償效果最好的結(jié)果。

請(qǐng)參見(jiàn)圖8，電路是在1.2v電源電壓和溫度變化范圍為-45～125℃的條件下進(jìn)行仿真驗(yàn)證，圖8中從上往下以次為：一階補(bǔ)償后的基準(zhǔn)電壓vref_nc的波形圖、二階曲率電流i2的波形圖、三階曲率電流i3的波形圖和最終輸出基準(zhǔn)電壓vref的波形圖。

從一階補(bǔ)償后的基準(zhǔn)電壓vref_nc的波形圖中可以看出，其溫度系數(shù)為12ppm/℃，從二階曲率電流i2的波形圖中可以看出i2具有相對(duì)于基準(zhǔn)電壓vref_nc的波形圖負(fù)的斜率，能夠很好對(duì)vref_nc進(jìn)行二階補(bǔ)償，三階曲率電流i3的波形圖是我們?cè)诙A補(bǔ)償后進(jìn)行調(diào)試和計(jì)算最佳的補(bǔ)償曲線形狀，最終通過(guò)電流疊加電路我們可以得到最終輸出電壓vref，其溫度系數(shù)為0.8ppm/℃。

本發(fā)明的三階溫度補(bǔ)償cmos帶隙基準(zhǔn)電壓源，是采用標(biāo)準(zhǔn)smic0.18工藝實(shí)現(xiàn)的。通過(guò)電流疊加原理，將二階曲率電流和三階曲率電流與一階溫度補(bǔ)償后的電流疊加，從而消除其二階項(xiàng)和三階項(xiàng)，大大提高了電路的精度，又因?yàn)殡娐范脊ぷ髟趤嗛撝祬^(qū)域，且二階曲率電流產(chǎn)生電路和三階曲率電流產(chǎn)生電路電流消耗很小，總電路的最大靜態(tài)電流為3.6μa。所以本發(fā)明的三階溫度補(bǔ)償cmos帶隙基準(zhǔn)電壓源具有精度高、低靜態(tài)電流等特性。

最后應(yīng)說(shuō)明的是：以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。