本發(fā)明屬于機械電子工程及自動化領(lǐng)域，尤其涉及一種多軸運動控制器。

背景技術(shù)：

現(xiàn)有的運動控制器方案多為上位機和運動控制器，其中上位機負責運動學解算和軌跡插補，運動控制器接收上位機數(shù)據(jù)并傳輸至伺服驅(qū)動器，此種方案耗費資源較大、響應(yīng)速度較慢；現(xiàn)有的運動控制器多采用并行總線進行數(shù)據(jù)傳輸，該方案通信成本高、占據(jù)資源大，設(shè)計及應(yīng)用復雜度高，不適合長距離傳輸。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于針對現(xiàn)有技術(shù)的不足，提供一種多軸運動控制器，以高頻數(shù)字處理芯片為核心，讀取人機接口輸入的數(shù)據(jù)，控制器內(nèi)部實時進行運動學解算和軌跡插補，使用高速串行總線控制多臺驅(qū)動器，可以完成高效率、快速響應(yīng)的運動控制，并保證通信穩(wěn)定。

本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的：一種多軸運動控制器，包括主控模塊、電源管理模塊、通信模塊、存儲器模塊；所述電源管理模塊、通信模塊和存儲器模塊均與主控模塊相連。

進一步的，所述主控模塊包括數(shù)字處理芯片、時鐘電路、jtag電路；時鐘電路和jtag電路通過i/o端口與數(shù)字處理芯片相連。

進一步的，所述通信模塊包括第一差分輸出驅(qū)動芯片u6、第二差分輸出驅(qū)動芯片u7、第三差分輸出驅(qū)動芯片u8、差分輸入驅(qū)動芯片u9、can總線電平轉(zhuǎn)換芯片u10、插座p2、插座p3、插座p4、電阻匹配網(wǎng)絡(luò)r15-r17、電阻r18-r19、非極性電容c18；

第一差分輸出驅(qū)動芯片u6的正使能端和電源端均與+5v電壓相連，第一差分輸出驅(qū)動芯片u6的負使能端和接地端均與gnd相連，第一差分輸出驅(qū)動芯片u6的第一輸入端口與數(shù)字處理芯片u4的串行外設(shè)接口主發(fā)從收端相連，第一差分輸出驅(qū)動芯片u6的第一同相輸出端與插座p2的第六端口相連，第一差分輸出驅(qū)動芯片u6的第一反相輸出端與插座p2的第五端口相連，第一差分輸出驅(qū)動芯片u6的第二輸入端口與數(shù)字處理芯片u4的串行外設(shè)接口時鐘端口相連，第一差分輸出驅(qū)動芯片u6的第二同相輸出端與插座p2的第三端口相連，第一差分輸出驅(qū)動芯片u6的第二反相輸出端與插座p2的第四端口相連，第一差分輸出驅(qū)動芯片u6的第三輸入端口與數(shù)字處理芯片u4的串行外設(shè)接口片選信號相連，第一差分輸出驅(qū)動芯片u6的第三同相輸出端與插座p2的第一端口相連，第一差分輸出驅(qū)動芯片u6的第三反相輸出端與插座p2的第二端口相連；

第二差分輸出驅(qū)動芯片u7的正使能端和電源端均與+5v電壓相連，第二差分輸出驅(qū)動芯片u7的負使能端和接地端均與gnd相連，第二差分輸出驅(qū)動芯片u7的第一輸入端口與數(shù)字處理芯片u4的i/o端口相連，第二差分輸出驅(qū)動芯片u7的第一同相輸出端與插座p3的第九端口相連，第二差分輸出驅(qū)動芯片u7的第一反相輸出端與插座p3的第十端口相連，第二差分輸出驅(qū)動芯片u7的第二輸入端口與數(shù)字處理芯片u4的i/o端口相連，第二差分輸出驅(qū)動芯片u7的第二同相輸出端與插座p3的第七端口相連，第二差分輸出驅(qū)動芯片u7的第二反相輸出端與插座p3的第八端口相連，第二差分輸出驅(qū)動芯片u7的第三輸入端口與數(shù)字處理芯片u4的i/o端口相連，第二差分輸出驅(qū)動芯片u7的第三同相輸出端與插座p3的第三端口相連，第二差分輸出驅(qū)動芯片u7的第三反相輸出端與插座p3的第四端口相連，第二差分輸出驅(qū)動芯片u7的第四輸入端口與數(shù)字處理芯片u4的i/o端口相連，第二差分輸出驅(qū)動芯片u7的第四同相輸出端與插座p3的第五端口相連，第二差分輸出驅(qū)動芯片u7的第四反相輸出端與插座p3的第六端口相連；

第三差分輸出驅(qū)動芯片u8的正使能端和電源端均與+5v電壓相連，第三差分輸出驅(qū)動芯片u8的負使能端和接地端均與gnd相連，第三差分輸出驅(qū)動芯片u8的第一輸入端口與數(shù)字處理芯片u4的i/o端口相連，第三差分輸出驅(qū)動芯片u8的第一同相輸出端與插座p3的第一端口相連，第三差分輸出驅(qū)動芯片u8的第一反相輸出端與插座p3的第二端口相連；

差分輸入驅(qū)動芯片u9的正使能端和電源端均與+5v電壓相連，差分輸入驅(qū)動芯片u9的負使能端和接地端均與gnd相連，差分輸入驅(qū)動芯片u9的第一同相輸入端口和電阻匹配網(wǎng)絡(luò)r17的一端均與電阻匹配網(wǎng)絡(luò)r16的一端相連，差分輸入驅(qū)動芯片u9的第一反相輸入端口和電阻匹配網(wǎng)絡(luò)r17的另一端均與電阻匹配網(wǎng)絡(luò)r15的一端相連，差分輸入驅(qū)動芯片u9的第一輸出端口與數(shù)字處理芯片u4的串行外設(shè)接口主收從發(fā)端相連，電阻匹配網(wǎng)絡(luò)r15的另一端與插座p2的第七端口相連，電阻匹配網(wǎng)絡(luò)r16的另一端與插座p2的第八端口相連；

can總線電平轉(zhuǎn)換芯片u10的發(fā)送端與數(shù)字處理芯片u4的can總線接收端相連，can總線電平轉(zhuǎn)換芯片u10的接收端與數(shù)字處理芯片u4的can總線發(fā)送端相連，can總線電平轉(zhuǎn)換芯片u10的電源端和非極性電容c18的一端均與+3.3v電壓相連，can總線電平轉(zhuǎn)換芯片u10的接地端，電阻r18的一端以及非極性電容c18的另一端均與gnd相連，can總線電平轉(zhuǎn)換芯片u10的使能端與電阻r18的另一端相連，can總線電平轉(zhuǎn)換芯片u10的can總線高電平端和電阻r19的一端相連后與插座p4的第一端口相連，can總線電平轉(zhuǎn)換芯片u10的can總線低電平端和電阻r19的另一端相連后與插座p4的第二端口相連。

進一步的，所述電源管理模塊包括第一電壓轉(zhuǎn)換芯片u1、第二電壓轉(zhuǎn)換芯片u2、復位芯片u3、開關(guān)s1、插座p1、電阻r1-r5、極性電容c1、極性電容c6、極性電容c11、非極性電容c2-c5、非極性電容c7-c10、非極性電容c12-c15、發(fā)光二極管d1-d2、按鍵sw；

第一電壓轉(zhuǎn)換芯片的接地端口均與gnd相連，電阻r3的一端和第一電壓轉(zhuǎn)換芯片的電壓輸入端口均與+5v電壓相連，電阻r3的另一端與第一電壓轉(zhuǎn)換芯片的使能端口相連，第一電壓轉(zhuǎn)換芯片的使能端口與第二電壓轉(zhuǎn)換芯片u2的反饋端口相連，第一電壓轉(zhuǎn)換芯片的電壓輸出端口輸出+1.9v電壓；第二電壓轉(zhuǎn)換芯片的使能端口和接地端口均與gnd相連，第二電壓轉(zhuǎn)換芯片的輸入端口與+5v電壓相連，第二電壓轉(zhuǎn)換芯片的輸出端口輸出+3.3v電壓；

電阻r1的一端與+3.3v端相連，電阻r1的另一端與發(fā)光二極管d1的一端相連，發(fā)光二極管d1的另一端與gnd相連；

電阻r2的一端與+5v相連，電阻r2的另一端與發(fā)光二極管d2的一端相連，發(fā)光二極管d2的另一端與gnd相連；

開關(guān)s1的第一端口與插座p1的第一端口相連，開關(guān)s1的第二端口與+5v端相連，插座p1的第二端口與gnd相連；

復位芯片u3的復位端口與數(shù)字處理芯片u4的復位端相連，復位芯片u3的手動復位輸入端口與按鍵sw的常閉端相連，按鍵sw的常開端與gnd相連，復位芯片u3的接地端口與gnd相連，復位芯片u3的電源端口與+3.3v電壓相連；

極性電容c1的正極、非極性電容c2的一端、非極性電容c3的一端、非極性電容c4的一端和非極性電容c5的一端均與第一電壓轉(zhuǎn)換芯片u1輸出的+1.9v端相連，極性電容c1的負極、非極性電容c2的另一端、非極性電容c3的另一端、非極性電容c4的另一端和非極性電容c5的另一端均與gnd相連；

極性電容c6的正極、非極性電容c7的一端、非極性電容c8的一端、非極性電容c9的一端和非極性電容c10的一端均與第二電壓轉(zhuǎn)換芯片u2輸出的+3.3v端相連，極性電容c6的負極、非極性電容c7的另一端、非極性電容c8的另一端、非極性電容c9的另一端和非極性電容c10的另一端均與gnd相連；

極性電容c11的正極、非極性電容c12的一端、非極性電容c13的一端、非極性電容c14的一端和非極性電容c15的一端均與外部輸入的+5v端相連，極性電容c11的負極、非極性電容c12的另一端、非極性電容c13的另一端、非極性電容c14的另一端和非極性電容c15的另一端均與gnd相連。

本發(fā)明的有益效果是：本發(fā)明多軸運動控制器以數(shù)字處理芯片為核心進行設(shè)計，其有強大的浮點運算單元，具有低成本、低功耗、高性能的處理能力，可以并行執(zhí)行多個操作。以其為核心設(shè)計多軸運動控制器，可以解決現(xiàn)有運動控制器以工控機為控制主體的高成本、高功耗的缺點；本發(fā)明為實時接收操作命令及并行控制多個伺服驅(qū)動器，設(shè)計can總線和spi總線傳輸電路，解決現(xiàn)有運動控制器傳輸距離短、數(shù)據(jù)傳輸速度慢、抗干擾能力差的缺點。

附圖說明

圖1為本發(fā)明的連接框圖；

圖2為本發(fā)明的主控模塊的電路圖；

圖3為本發(fā)明的通信模塊的電路圖；

圖4為本發(fā)明的電源管理模塊的電路圖；

圖5為本發(fā)明實施例的連接圖。

具體實施方式

下面結(jié)合附圖和具體實施例本發(fā)明作進一步詳細說明。

如圖1所示，一種多軸運動控制器，包括主控模塊、電源管理模塊、通信模塊、存儲器模塊；所述電源管理模塊、通信模塊和存儲器模塊均與主控模塊相連。

如圖2所示，所述主控模塊包括數(shù)字處理芯片、時鐘電路、jtag電路；時鐘電路和jtag電路通過i/o端口與數(shù)字處理芯片相連；依據(jù)數(shù)字處理芯片工作頻率，設(shè)計時鐘電路負載電容，為數(shù)字處理芯片提供時鐘信號；jtag電路為主控模塊提供調(diào)試接口。

如圖3所示，為本發(fā)明的通信模塊，本發(fā)明選擇使用spi總線，使用spi總線進行運動控制器與伺服驅(qū)動器的數(shù)據(jù)傳輸，可以滿足系統(tǒng)的大量數(shù)據(jù)吞吐及多驅(qū)動器與控制器之間的數(shù)據(jù)交換、運動執(zhí)行端的快速響應(yīng)；針對多臺伺服驅(qū)動器設(shè)計多片選接口，保證數(shù)據(jù)傳輸?shù)姆较蛐?。為提高spi總線數(shù)據(jù)傳輸?shù)姆€(wěn)定性，設(shè)計差分傳輸電路以減少噪聲干擾、設(shè)計阻抗匹配網(wǎng)絡(luò)提高傳輸信號功率；針對數(shù)字信號處理芯片tms320f28335，選取sn65hvd230--can收發(fā)器芯片，設(shè)計can總線轉(zhuǎn)換電路，完成高通訊速率、良好抗干擾能力和高可靠性can通信。所述通信模塊包括第一差分輸出驅(qū)動芯片u6、第二差分輸出驅(qū)動芯片u7、第三差分輸出驅(qū)動芯片u8、差分輸入驅(qū)動芯片u9、can總線電平轉(zhuǎn)換芯片u10、插座p2、插座p3、插座p4、電阻匹配網(wǎng)絡(luò)r15-r17、電阻r18-r19、非極性電容c18；

第一差分輸出驅(qū)動芯片u6的正使能端和電源端均與+5v電壓相連，第一差分輸出驅(qū)動芯片u6的負使能端和接地端均與gnd相連，第一差分輸出驅(qū)動芯片u6的第一輸入端口1a與數(shù)字處理芯片u4的串行外設(shè)接口主發(fā)從收端相連，第一差分輸出驅(qū)動芯片u6的第一同相輸出端1y與插座p2的第六端口(6號端口)相連，第一差分輸出驅(qū)動芯片u6的第一反相輸出端1z與插座p2的第五端口(5號端口)相連，第一差分輸出驅(qū)動芯片u6的第二輸入端口2a與數(shù)字處理芯片u4的串行外設(shè)接口時鐘端口相連，第一差分輸出驅(qū)動芯片u6的第二同相輸出端2y與插座p2的第三端口(3號端口)相連，第一差分輸出驅(qū)動芯片u6的第二反相輸出端2z與插座p2的第四端口(4號端口)相連，第一差分輸出驅(qū)動芯片u6的第三輸入端口3a與數(shù)字處理芯片u4的串行外設(shè)接口片選信號相連，第一差分輸出驅(qū)動芯片u6的第三同相輸出端3y與插座p2的第一端口(1號端口)相連，第一差分輸出驅(qū)動芯片u6的第三反相輸出端3z與插座p2的第二端口(2號端口)相連；所述第一差分輸出驅(qū)動芯片u6采用型號為am26ls31的芯片，但不限于此。

第二差分輸出驅(qū)動芯片u7的正使能端和電源端均與+5v電壓相連，第二差分輸出驅(qū)動芯片u7的負使能端和接地端均與gnd相連，第二差分輸出驅(qū)動芯片u7的第一輸入端口1a與數(shù)字處理芯片u4的gpio20相連，第二差分輸出驅(qū)動芯片u7的第一同相輸出端1y與插座p3的第九端口(9號端口)相連，第二差分輸出驅(qū)動芯片u7的第一反相輸出端1z與插座p3的第十端口(10號端口)相連，第二差分輸出驅(qū)動芯片u7的第二輸入端口2a與數(shù)字處理芯片u4的gpio21相連，第二差分輸出驅(qū)動芯片u7的第二同相輸出端2y與插座p3的第七端口(7號端口)相連，第二差分輸出驅(qū)動芯片u7的第二反相輸出端2z與插座p3的第八端口(8號端口)相連，第二差分輸出驅(qū)動芯片u7的第三輸入端口3a與數(shù)字處理芯片u4的gpio23相連，第二差分輸出驅(qū)動芯片u7的第三同相輸出端3y與插座p3的第三端口(3號端口)相連，第二差分輸出驅(qū)動芯片u7的第三反相輸出端3z與插座p3的第四端口(4號端口)相連，第二差分輸出驅(qū)動芯片u7的第四輸入端口4a與數(shù)字處理芯片u4的gpio22相連，第二差分輸出驅(qū)動芯片u7的第四同相輸出端4y與插座p3的第五端口(5號端口)相連，第二差分輸出驅(qū)動芯片u7的第四反相輸出端4z與插座p3的第六端口(6號端口)相連；所述第二差分輸出驅(qū)動芯片u7采用型號為am26ls31的芯片，但不限于此。

第三差分輸出驅(qū)動芯片u8的正使能端和電源端均與+5v電壓相連，第三差分輸出驅(qū)動芯片u8的負使能端和接地端均與gnd相連，第三差分輸出驅(qū)動芯片u8的第一輸入端口1a與數(shù)字處理芯片u4的gpio24相連，第三差分輸出驅(qū)動芯片u8的第一同相輸出端1y與插座p3的第一端口(1號端口)相連，第三差分輸出驅(qū)動芯片u8的第一反相輸出端1z與插座p3的第二端口(2號端口)相連；所述第三差分輸出驅(qū)動芯片u8采用型號為am26ls31的芯片，但不限于此。

差分輸入驅(qū)動芯片u9的正使能端和電源端均與+5v電壓相連，差分輸入驅(qū)動芯片u9的負使能端和接地端均與gnd相連，差分輸入驅(qū)動芯片u9的第一同相輸入端口1a和電阻匹配網(wǎng)絡(luò)r17的一端均與電阻匹配網(wǎng)絡(luò)r16的一端相連，差分輸入驅(qū)動芯片u9的第一反相輸入端口1b和電阻匹配網(wǎng)絡(luò)r17的另一端均與電阻匹配網(wǎng)絡(luò)r15的一端相連，差分輸入驅(qū)動芯片u9的第一輸出端口1y與數(shù)字處理芯片u4的串行外設(shè)接口主收從發(fā)端相連，電阻匹配網(wǎng)絡(luò)r15的另一端與插座p2的第七端口(7號端口)相連，電阻匹配網(wǎng)絡(luò)r16的另一端與插座p2的第八端口(8號端口)相連；所述差分輸入驅(qū)動芯片u9采用型號為am26ls32的芯片，但不限于此。

can總線電平轉(zhuǎn)換芯片u10的發(fā)送端與數(shù)字處理芯片u4的can總線接收端相連，can總線電平轉(zhuǎn)換芯片u10的接收端與數(shù)字處理芯片u4的can總線發(fā)送端相連，can總線電平轉(zhuǎn)換芯片u10的電源端和非極性電容c18的一端均與+3.3v電壓相連，can總線電平轉(zhuǎn)換芯片u10的接地端、電阻r18的一端以及非極性電容c18的另一端均與gnd相連，can總線電平轉(zhuǎn)換芯片u10的使能端與電阻r18的另一端相連，can總線電平轉(zhuǎn)換芯片u10的can總線高電平端(7號端口)和電阻r19的一端相連后與插座p4的第一端口(1號端口)相連，can總線電平轉(zhuǎn)換芯片u10的can總線低電平端(6號端口)和電阻r19的另一端相連后與插座p4的第二端口(2號端口)相連。

三個差分驅(qū)動輸出芯片(u6-u8)將數(shù)字處理器輸出的單端信號轉(zhuǎn)化成一對大小相等、極性相反的差分信號；差分輸入驅(qū)動芯片u9將一對大小相等、極性相反的差分輸入信號轉(zhuǎn)換成單端信號；can總線電平轉(zhuǎn)換芯片u10與數(shù)字處理芯片u4進行通信，完成數(shù)字處理芯片的輸入輸出電平與can總線電平相互之間的轉(zhuǎn)換。

如圖4所示，所述電源管理模塊包括第一電壓轉(zhuǎn)換芯片u1、第二電壓轉(zhuǎn)換芯片u2、復位芯片u3、開關(guān)s1、插座p1、電阻r1-r5、極性電容c1、極性電容c6、極性電容c11、非極性電容c2-c5、非極性電容c7-c10、非極性電容c12-c15、發(fā)光二極管d1-d2、按鍵sw；

第一電壓轉(zhuǎn)換芯片的1-3號端口、9-12端口、19-20端口均與gnd相連，電阻r3的一端和第一電壓轉(zhuǎn)換芯片的電壓輸入端口(6、7號端口)均與+5v電壓相連，電阻r3的另一端與第一電壓轉(zhuǎn)換芯片的使能端口(5號端口)相連，第一電壓轉(zhuǎn)換芯片的使能端口(5號端口)與第二電壓轉(zhuǎn)換芯片u2的反饋端口(5號端口)相連，第一電壓轉(zhuǎn)換芯片的電壓輸出端口(13-14號端口)輸出+1.9v電壓；第二電壓轉(zhuǎn)換芯片的使能端口(1號端口)和接地端口(3號端口)均與gnd相連，第二電壓轉(zhuǎn)換芯片的輸入端口(2號端口)與+5v電壓相連，第二電壓轉(zhuǎn)換芯片的輸出端口(4號端口)輸出+3.3v電壓；

電阻r1的一端與+3.3v端相連，電阻r1的另一端與發(fā)光二極管d1的一端相連，發(fā)光二極管d1的另一端與gnd相連；

電阻r2的一端與+5v相連，電阻r2的另一端與發(fā)光二極管d2的一端相連，發(fā)光二極管d2的另一端與gnd相連；

開關(guān)s1的第一端口(1號端口)與插座p1的第一端口(1號端口)相連，開關(guān)s1的第二端口(2號端口)與+5v端相連，插座p1的第二端口(2號端口)與gnd相連；

復位芯片u3的復位端口(1號端口)與數(shù)字處理芯片u4的復位端相連，復位芯片u3的手動復位輸入端口(3號端口)與按鍵sw的常閉端相連，按鍵sw的常開端與gnd相連，復位芯片u3的接地端口(2號端口)與gnd相連，復位芯片u3的電源端口(5號端口)與+3.3v電壓相連；

極性電容c1的正極、非極性電容c2的一端、非極性電容c3的一端、非極性電容c4的一端和非極性電容c5的一端均與第一電壓轉(zhuǎn)換芯片u1輸出的+1.9v端相連，極性電容c1的負極、非極性電容c2的另一端、非極性電容c3的另一端、非極性電容c4的另一端和非極性電容c5的另一端均與gnd相連；

極性電容c6的正極、非極性電容c7的一端、非極性電容c8的一端、非極性電容c9的一端和非極性電容c10的一端均與第二電壓轉(zhuǎn)換芯片u2輸出的+3.3v端相連，極性電容c6的負極、非極性電容c7的另一端、非極性電容c8的另一端、非極性電容c9的另一端和非極性電容c10的另一端均與gnd相連；

極性電容c11的正極、非極性電容c12的一端、非極性電容c13的一端、非極性電容c14的一端和非極性電容c15的一端均與外部輸入的+5v端相連，極性電容c11的負極、非極性電容c12的另一端、非極性電容c13的另一端、非極性電容c14的另一端和非極性電容c15的另一端均與gnd相連。

第一電壓轉(zhuǎn)換芯片u1輸出電壓公式為：根據(jù)輸出公式選擇輸出電阻r4、r5，實現(xiàn)將+5v轉(zhuǎn)換為1.9v輸出電壓；第二電壓轉(zhuǎn)換芯片u2將+5v轉(zhuǎn)換為3.3v輸出電壓，完成轉(zhuǎn)換后會將上電完成端口置為低電平、使能第一電壓轉(zhuǎn)換芯片，依此實現(xiàn)數(shù)字轉(zhuǎn)換芯片3.3v外設(shè)電壓先于1.9v內(nèi)核電壓上電的時序要求；復位芯片u3支持硬件復位和軟件復位，實現(xiàn)數(shù)字處理芯片的復位管理；設(shè)計濾波電路濾除高頻和低頻紋波干擾。所述第一電壓轉(zhuǎn)換芯片u1選用tps76801，但不限于此；第二電壓轉(zhuǎn)換芯片u2選用tps75733芯片但不限于此。

所述存儲器模塊采用cy7c1041cv，為256k*16靜態(tài)隨機存儲器，完成對運動控制器運動控制學解算、軌跡插補產(chǎn)生大量數(shù)據(jù)的存儲。

實施例：

本發(fā)明應(yīng)用于噴涂、車輛裝配等工業(yè)場景，將本發(fā)明通過can總線與人機接口相連，通過spi總線與六個伺服驅(qū)動器相連，每個伺服驅(qū)動器與一個電機相連，如圖5所示。