本發(fā)明涉及計算機硬件技術(shù)，特別涉及一種嵌入式硬件開發(fā)平臺。
背景技術(shù)：
目前大多數(shù)產(chǎn)品中均是采用fpga+dsp和powerpc的方式實現(xiàn)。fpga+dsp方案一些復(fù)雜的算法，如語音識別、語音合成、圖像合成等算法，很難實現(xiàn)，并且通用性、靈活性、可兼容性差。powerpc方案，功耗都在10w左右或者以上，所以poerpc主板cpu必須配風(fēng)扇而且不能長期工作，否則主板產(chǎn)生的溫度會讓主板整體性能壽命降低。
如果采用通用低功耗嵌入式硬件開發(fā)平臺，研發(fā)一款基于arm11(i.mx51)內(nèi)核的嵌入式實時操作系統(tǒng)(rtos系統(tǒng))產(chǎn)品，能夠使用開源的嵌入式操作系統(tǒng)，使得系統(tǒng)的可移植性強，能夠在系統(tǒng)上根據(jù)平臺的應(yīng)用環(huán)境來進(jìn)行軟件的編寫，這樣可以加快產(chǎn)品的周期，并為后續(xù)修改提供了良好的環(huán)境。
技術(shù)實現(xiàn)要素：
本發(fā)明解決的問題是提供了一種嵌入式硬件開發(fā)平臺，能夠基于i.mx51處理器芯片，具有模塊化、小型化的特點，并且能夠根據(jù)平臺的應(yīng)用環(huán)境進(jìn)行相應(yīng)的編寫，能夠加快產(chǎn)品開發(fā)的周期，為后續(xù)修改提供良好的環(huán)境。
為了解決上述問題，本發(fā)明提供一種嵌入式硬件開發(fā)平臺，包括：
主處理器單元，基于i.mx51處理器芯片；
存儲器單元，包括外部存儲單元、程序存儲器單元和關(guān)鍵調(diào)試接口；
精密高速連接單元，包括至少兩個接口，所述至少兩個接口用于外部與所述主處理器單元之間的信號連接；
電源管理芯片，用于接收來自精密高速連接單元的電信號，并將所述電信號提供給所述存儲器單元和主處理器單元。
可選地，所述i.mx50處理器芯片等級為汽車級芯片，溫度范圍為零下55攝氏度至105攝氏度，所述嵌入式硬件開發(fā)平臺的工作溫度為零下55攝氏度-85攝氏度，存儲溫度為零下55-105攝氏。
可選地，所述i.mx50處理器芯片為529ball-cbga封裝芯片。
所述主處理器單元的主頻為800mhz，一級緩存為32kb，二級緩存為256kb，內(nèi)核為armcontexta8；
所述主處理器單元支持mddr/ddr2接口，32位ddr/ddr2接口，最大2gb容量；
所述主處理器單元支持多種接口，包括usb、sdhc、spi、i2c、uart；
所述主處理器單元支持1個增強型網(wǎng)絡(luò)控制器，支持wifi和rtbi物理接口；支持雙向的fifo模式；
所述主處理器單元為集成dma控制器，具有4個通道的控制器；所有通道的訪問通過本地和遠(yuǎn)程的主設(shè)備；支持與本地內(nèi)存和io端口傳輸；
所述主處理器單元包括：啟動的順序器，通過配置接口從norflash、nandflash、sd卡進(jìn)行啟動；
所述主處理器單元可用來初始化配置寄存器和存儲器；支持外部的i2c地址模式；帶crc校驗；
所述主處理器單元為uart，1個4線傳輸接口(rxd，txd，rts#，cts#)；
所述主處理器單元的編程模式兼容16450uart和pc16550d。
可選地，所述電源芯片管理單元的輸入電壓為5v，所述電源芯片管理單元具有散熱單元，用于對該電源處理單元進(jìn)行散熱處理；
所述電源芯片管理單元通過開關(guān)和線性穩(wěn)壓器提供系統(tǒng)電源輸出；
所述電源芯片管理單元在主控制器單元的控制信號作用下提供多路輸出電信號，所述電源芯片管理單元的輸出關(guān)閉時序基于主控制單元設(shè)定的時序進(jìn)行智能管理；
所述電源芯片管理單元具備電池/備用電池的充放電管理；
所述電源芯片管理單元具備實時時鐘/日歷/鬧鐘管理；
所述電源芯片管理單元具備串行背光led/閃光led驅(qū)動單元，并通過四線電阻觸摸屏驅(qū)動。
可選地，所述外部存儲器通過32bits寬度200mhz時鐘速度的ddr2sdram存儲器總線與所述主處理器單元相相連；
所述外部存儲器采用4片128m的ddr2sdram存儲器，組成ddr2陣列，其存儲容量至少為512m；
所述程序存儲器采用8bitsnandflashmemory總線和備份4bits/8bits寬度最高52mhz時鐘速度的sdio/mmc總線。
可選地，所述精密高速連接單元的至少兩個接口包括：
圖像接口，包括圖像輸入接口、圖像輸出接口和模擬視頻輸入口，所述圖像輸入接口包括2路攝像機輸入接口，所述圖像輸出接口包括2路24為rgb圖像通道，速度為100mhz；
總線接口，包括網(wǎng)絡(luò)接口、3路i2c接口、2路usb接口、1路usb-otg接口、5路rs232串行接口、1路spi總線接口和2路pwm接口；
音頻接口，包括3路i2s接口、1路模擬音頻輸入、輸出接口和1路spdif；
通用接口，包括；至少兩個通用輸入輸出接口、gps接口、sim卡接口、mmc/sd接口、按鍵接口、電源接口。
與現(xiàn)有技術(shù)相比，本發(fā)明有以下優(yōu)點：
本發(fā)明采用基于i.mx51處理器芯片的嵌入式硬件開發(fā)平臺，能夠應(yīng)用于不同的項目開發(fā)過程中，由于采用了i.mx51處理器芯片、精密高速連接單元以及電源管理芯片等，使得整個嵌入式硬件開發(fā)平臺實現(xiàn)小型化以及模塊化，在保證性能的基礎(chǔ)上，可以大大縮短開發(fā)周期、減小產(chǎn)品尺寸和修改難度，增大產(chǎn)品的工作環(huán)境溫度，方便應(yīng)用于不同的項目中，比如可以應(yīng)用于頭盔顯示項目、機載顯示器項目、艦載智能顯示器項目、機載語音識別處理設(shè)備項目等多個項目；
進(jìn)一步優(yōu)化地，所述i.mx50芯片選取汽車級芯片，可以應(yīng)用于低溫環(huán)境以及高溫環(huán)境，使得嵌入式硬件開發(fā)平臺能夠在各種惡略的環(huán)境中運行，提高了環(huán)境的適應(yīng)性；
進(jìn)一步優(yōu)化地，所述電源芯片管理單元的輸入電壓為5v，輸出不同電壓，為硬件開發(fā)平臺的各個部分提供穩(wěn)定的電源，保證各部分穩(wěn)定正常工作；
系統(tǒng)采用一個電源芯片管理單元輸出多路電壓來替代多個單路電源，并且對電源進(jìn)行散熱處理，能夠保證嵌入式硬件開發(fā)平臺的溫度不會過高。
附圖說明
圖1是本發(fā)明的嵌入式開發(fā)平臺的結(jié)構(gòu)示意圖。
具體實施方式
本發(fā)明提供一種嵌入式硬件開發(fā)平臺的結(jié)構(gòu)示意圖請參考圖1，包括：
主處理器單元，基于i.mx51處理器芯片；
存儲器單元，包括外部存儲單元、程序存儲器單元和關(guān)鍵調(diào)試接口；
精密高速連接單元，包括至少兩個接口，所述至少兩個接口用于外部與所述主處理器單元之間的信號連接；
電源管理芯片，用于接收來自精密高速連接單元的電信號，并將所述電信號提供給所述存儲器單元和主處理器單元。
作為一個實施例，所述i.mx50處理器芯片等級為汽車級芯片，溫度范圍為零下55攝氏度至105攝氏度，所述嵌入式硬件開發(fā)平臺的工作溫度為零下55攝氏度-85攝氏度，存儲溫度為零下55-105攝氏，可以應(yīng)用于低溫環(huán)境以及高溫環(huán)境，使得嵌入式硬件開發(fā)平臺能夠在各種惡略的環(huán)境中運行，提高了環(huán)境的適應(yīng)性。
本實施例中，所述i.mx50處理器芯片為529ball-cbga封裝芯片。
作為一個實施例，所述主處理器單元的主頻為800mhz，一級緩存為32kb，二級緩存為256kb，內(nèi)核為armcontexta8；
所述主處理器單元支持mddr/ddr2接口，32位ddr/ddr2接口，最大2gb容量；
所述主處理器單元支持多種接口，包括usb、sdhc、spi、i2c、uart等總線接口；
所述主處理器單元能夠支持1個增強型的網(wǎng)絡(luò)控制器，10/100/1000mbps；滿足802.3，802.3u，802.3x，802.3x，802.3z，802.3ac等標(biāo)準(zhǔn)；可支持wifi和rtbi物理接口；支持雙向的fifo模式，以使用高效的asic連接等特點；
所述主處理器單元支持1個增強型網(wǎng)絡(luò)控制器，支持wifi和rtbi物理接口；支持雙向的fifo模式；
所述主處理器單元為集成dma控制器，具有4個通道的控制器；所有通道的訪問通過本地和遠(yuǎn)程的主設(shè)備；支持與本地內(nèi)存和io端口傳輸；
所述主處理器單元包括：啟動的順序器，通過配置接口從norflash、nandflash、sd卡進(jìn)行啟動；所述主處理器單元可用來初始化配置寄存器和存儲器；支持外部的i2c地址模式；帶crc校驗。
所述主處理器單元為uart，1個4線傳輸接口(rxd，txd，rts#，cts#)；
所述主處理器單元的編程模式兼容16450uart和pc16550d。
由于選擇了基于i.mx51的處理器芯片，使得整個平臺能夠模塊化、電路板物理尺寸能大大減小，同時保證系統(tǒng)能在惡劣環(huán)境下正常穩(wěn)定的工作。
作為一個實施例，所述電源芯片管理單元的輸入電壓為5v，輸出多路不同電壓，為系統(tǒng)各部分提供穩(wěn)定純凈的電源，保證系統(tǒng)各個部分穩(wěn)定正常工作。整個平臺的工作電流為：2a，滿負(fù)荷功耗小于5w；典型工作模式功耗為3w。
所述電源芯片管理單元具有散熱單元，用于對該電源處理單元進(jìn)行散熱處理；電源部分作為系統(tǒng)的動力來源，該部分的輸入電壓為(5v)，為了簡化和減小系統(tǒng)的物理尺寸，系統(tǒng)選用一個電源管理芯片輸出多路電壓替代多個單路電源。
所述電源芯片管理單元通過開關(guān)和線性穩(wěn)壓器提供系統(tǒng)電源輸出；
所述電源芯片管理單元在主控制器單元的控制信號作用下提供多路輸出電信號，所述電源芯片管理單元的輸出關(guān)閉時序基于主控制單元設(shè)定的時序進(jìn)行智能管理；
所述電源芯片管理單元具備電池/備用電池的充放電管理；
所述電源芯片管理單元具備實時時鐘/日歷/鬧鐘管理；
所述電源芯片管理單元具備串行背光led/閃光led驅(qū)動單元，并通過四線電阻觸摸屏驅(qū)動。
通過電源芯片管理單元對電源部分對各部分進(jìn)行供電管理，該電源管理芯片由主控處理器通過spi總線進(jìn)行控制。電源管理部分考慮到寬溫設(shè)計，對電源部分的發(fā)熱元件做了散熱的處理，保證電源部分在惡劣環(huán)境下能的長時間穩(wěn)定運行。
本實施例的嵌入式硬件開發(fā)平臺的外部存儲器與程序存儲器分離，其中所述外部存儲器通過32bits寬度200mhz時鐘速度的ddr2sdram存儲器總線與所述主處理器單元相相連；
所述外部存儲器采用4片128m的ddr2sdram存儲器，組成ddr2陣列，其存儲容量至少為512m；
所述程序存儲器采用8bitsnandflashmemory總線和備份4bits/8bits寬度最高52mhz時鐘速度的sdio/mmc總線。
上述存儲器大大提高了嵌入式硬件開發(fā)平臺的存儲能力，使平臺能夠應(yīng)用到更多產(chǎn)品中。對這些存儲器均采用工業(yè)級以上的芯片并增加散熱裝置，保障最小系統(tǒng)的寬溫設(shè)計。
本實施例中，所述嵌入式硬件開發(fā)平臺采用精密高速連接單元作為對外的接口。所述精密高速連接單元能傳輸高速(幾百兆)、低速、差分等信號，保障平臺的可擴展性。具體地，所述精密高速連接單元的接口包括：
圖像接口，包括圖像輸入接口、圖像輸出接口和模擬視頻輸入口，所述圖像輸入接口包括2路攝像機輸入接口，所述圖像輸出接口包括2路24為rgb圖像通道，速度為100mhz；
總線接口，包括網(wǎng)絡(luò)接口、3路i2c接口、2路usb接口、1路usb-otg接口、5路rs232串行接口、1路spi總線接口和2路pwm接口；
音頻接口，包括3路i2s接口、1路模擬音頻輸入、輸出接口和1路spdif；
通用接口，包括；至少兩個通用輸入輸出接口、gps接口、sim卡接口、mmc/sd接口、按鍵接口、電源接口。
通過上述多個接口，把i.mx51處理器芯片的所有的功能接口全部引出，使i.mx51硬件系統(tǒng)能應(yīng)用于不同的項目，可應(yīng)用視頻處理模塊、音頻處理模塊、以及各種任務(wù)模塊。
綜上，本發(fā)明采用基于i.mx51處理器芯片的嵌入式硬件開發(fā)平臺，能夠應(yīng)用于不同的項目開發(fā)過程中，由于采用了i.mx51處理器芯片、精密高速連接單元以及電源管理芯片等，使得整個嵌入式硬件開發(fā)平臺實現(xiàn)小型化以及模塊化，在保證性能的基礎(chǔ)上，可以大大縮短開發(fā)周期、減小產(chǎn)品尺寸和修改難度，增大產(chǎn)品的工作環(huán)境溫度，方便應(yīng)用于不同的項目中，比如可以應(yīng)用于頭盔顯示項目、機載顯示器項目、艦載智能顯示器項目、機載語音識別處理設(shè)備項目等多個項目；
進(jìn)一步優(yōu)化地，所述i.mx50芯片選取汽車級芯片，可以應(yīng)用于低溫環(huán)境以及高溫環(huán)境，使得嵌入式硬件開發(fā)平臺能夠在各種惡略的環(huán)境中運行，提高了環(huán)境的適應(yīng)性；
進(jìn)一步優(yōu)化地，所述電源芯片管理單元的輸入電壓為5v，輸出不同電壓，為硬件開發(fā)平臺的各個部分提供穩(wěn)定的電源，保證各部分穩(wěn)定正常工作；
系統(tǒng)采用一個電源芯片管理單元輸出多路電壓來替代多個單路電源，并且對電源進(jìn)行散熱處理，能夠保證嵌入式硬件開發(fā)平臺的溫度不會過高。
因此，上述較佳實施例僅為說明本發(fā)明的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。