本發(fā)明涉及電子技術(shù)角位移傳感領(lǐng)域，特別是一種多輸出編碼器。

背景技術(shù)：

隨著電子技術(shù)，尤其是大規(guī)模集成電路技術(shù)的提升，現(xiàn)代化工業(yè)生產(chǎn)的高精度以及可靠性運(yùn)行要求不斷提高，單圈編碼器的測(cè)量精度及測(cè)量范圍已經(jīng)無(wú)法滿(mǎn)足要求，另外由于現(xiàn)代化生產(chǎn)中大量使用現(xiàn)場(chǎng)總線(xiàn)技術(shù)，不同總線(xiàn)間的數(shù)據(jù)協(xié)議互不兼容，不同數(shù)據(jù)協(xié)議的設(shè)備不能掛接到其他總線(xiàn)網(wǎng)絡(luò)中去，因此，設(shè)計(jì)了可實(shí)現(xiàn)canopen、modbus、ssi、biss四種目前應(yīng)用比較防范的總線(xiàn)協(xié)議兼容的多圈接口裝置，以擴(kuò)展新型編碼器的應(yīng)用場(chǎng)合。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是為了解決上述問(wèn)題，設(shè)計(jì)了一種多輸出編碼器。

實(shí)現(xiàn)上述目的本發(fā)明的技術(shù)方案為，一種多輸出編碼器，包括中央處理器，所述中央處理器與圈數(shù)線(xiàn)數(shù)合成器相連接，所述中央處理器與canopen接口芯片雙向連接，所述中央處理器與modbus接口芯片雙向連接，所述中央處理器與ssi接口芯片雙向連接，所述中央處理器與biss接口芯片雙向連接，所述中央處理器連接有電源模塊。

所述圈數(shù)線(xiàn)數(shù)合成器為多個(gè)磁編碼芯片。

所述電源模塊包括輸入電源端、降壓處理模塊一和降壓處理模塊二，所述輸入電源端依次與降壓處理模塊一和降壓處理模塊二相連，所述降壓處理模塊二與中央處理器相連。

所述圈數(shù)線(xiàn)數(shù)合成器與中央處理器之間為單向連接。

所述磁編碼芯片的個(gè)數(shù)為五個(gè)。

利用本發(fā)明的技術(shù)方案制作的多輸出編碼器，采用將磁感應(yīng)電路a/b增量信號(hào)，轉(zhuǎn)換為絕對(duì)值輸出方式，提高了輸出角度的響應(yīng)性和靈敏度，并支持canopen、modbus、ssi、biss四種輸出形式，一個(gè)編碼器可以實(shí)現(xiàn)四種輸出方式，結(jié)構(gòu)簡(jiǎn)單，抗干擾能力強(qiáng)，接口豐富，現(xiàn)場(chǎng)適應(yīng)性良好。

附圖說(shuō)明

圖1是本發(fā)明所述多輸出編碼器的結(jié)構(gòu)框圖；

圖2是本發(fā)明所述多輸出編碼器的電源模塊框圖；

圖3是本發(fā)明所述多輸出編碼器的電源模塊電路圖；

圖4是本發(fā)明所述多輸出編碼器的圈數(shù)模塊及信號(hào)處理模塊u3-u7圖；

圖5是本發(fā)明所述多輸出編碼器的圈數(shù)模塊及信號(hào)處理模塊u8圖；

圖6是本發(fā)明所述多輸出編碼器的modbus接口電路圖；

圖7是本發(fā)明所述多輸出編碼器的canopen接口電路圖；

圖8是本發(fā)明所述多輸出編碼器的電路總圖；

圖中，1、中央處理器；2、圈數(shù)線(xiàn)數(shù)合成器；3、canopen接口芯片；4、modbus接口芯片；5、ssi接口芯片；6、biss接口芯片；7、電源模塊；8、輸入電源端；9、降壓處理模塊一；10、降壓處理模塊二。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行具體描述，如圖1-8所示，一種多輸出編碼器，包括中央處理器1，所述中央處理器1與圈數(shù)線(xiàn)數(shù)合成器2相連接，所述中央處理器1與canopen接口芯片3雙向連接，所述中央處理器1與modbus接口芯片4雙向連接，所述中央處理器1與ssi接口芯片5雙向連接，所述中央處理器1與biss接口芯片6雙向連接，所述中央處理器1連接有電源模塊7；所述圈數(shù)線(xiàn)數(shù)合成器2為多個(gè)磁編碼芯片；所述電源模塊7包括輸入電源端8、降壓處理模塊一9和降壓處理模塊二10，所述輸入電源端8依次與降壓處理模塊一9和降壓處理模塊二10相連，所述降壓處理模塊二10與中央處理器1相連；所述圈數(shù)線(xiàn)數(shù)合成器2與中央處理器1之間為單向連接；所述磁編碼芯片的個(gè)數(shù)為五個(gè)。

本實(shí)施方案的特點(diǎn)為，中央處理器1與圈數(shù)線(xiàn)數(shù)合成器2相連接，中央處理器1與canopen接口芯片3雙向連接，中央處理器1與modbus接口芯片4雙向連接，中央處理器1與ssi接口芯片5雙向連接，中央處理器1與biss接口芯片6雙向連接，中央處理器1連接有電源模塊7，采用將磁感應(yīng)電路a/b增量信號(hào)，轉(zhuǎn)換為絕對(duì)值輸出方式，提高了輸出角度的響應(yīng)性和靈敏度，并支持canopen、modbus、ssi、biss四種輸出形式，一個(gè)編碼器可以實(shí)現(xiàn)四種輸出方式，結(jié)構(gòu)簡(jiǎn)單，抗干擾能力強(qiáng)，接口豐富，現(xiàn)場(chǎng)適應(yīng)性良好。

在本實(shí)施方案中，采集磁編碼芯片發(fā)出的信號(hào)，經(jīng)整形、校正等信號(hào)調(diào)理過(guò)程轉(zhuǎn)化成標(biāo)準(zhǔn)的數(shù)據(jù)格式，再轉(zhuǎn)換成modbus協(xié)議、ssi協(xié)議、biss協(xié)議、canopen協(xié)議，并且在硬件電路中采用隔離的各總線(xiàn)的物理接口電路。基于dsp的多協(xié)議轉(zhuǎn)換與接口裝置設(shè)計(jì)方法，可以作為標(biāo)準(zhǔn)變化設(shè)計(jì)手段，針對(duì)不同的接口協(xié)議系統(tǒng)，只需用相應(yīng)的指令進(jìn)行設(shè)置即可實(shí)現(xiàn)相應(yīng)通訊協(xié)議的輸出。其中，電源主要提供了本角度傳感器的輸入電源，并采用dc/dc隔離模塊，可以方便設(shè)置數(shù)字地和模擬地；圈數(shù)線(xiàn)數(shù)合成器2為圈數(shù)模塊及信號(hào)處理模塊的一部分，u3-u7是磁編碼芯片，將串行絕對(duì)信號(hào)給u8中央處理器1，u8是實(shí)現(xiàn)高響應(yīng)輸出的核心部件，它由其內(nèi)部的程序控制，處理接收數(shù)據(jù)；canopen接口芯片3、modbus接口芯片4、ssi接口芯片5和biss接口芯片6共同組成接口電路模塊，接口電路模塊是將核心處理電路輸出的角度信息轉(zhuǎn)換成與外部接口相匹配的接口方式，當(dāng)中的ssi接口和biss接口直接進(jìn)入中央處理器1，接口電路模塊還具有設(shè)計(jì)電平的轉(zhuǎn)換、接口電路類(lèi)型的匹配、電流電壓的驅(qū)動(dòng)能力等功能。

上述技術(shù)方案僅體現(xiàn)了本發(fā)明技術(shù)方案的優(yōu)選技術(shù)方案，本技術(shù)領(lǐng)域的技術(shù)人員對(duì)其中某些部分所可能做出的一些變動(dòng)均體現(xiàn)了本發(fā)明的原理，屬于本發(fā)明的保護(hù)范圍之內(nèi)。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種多輸出編碼器，包括中央處理器，所述中央處理器與圈數(shù)線(xiàn)數(shù)合成器相連接，所述中央處理器與CANOPEN接口芯片雙向連接，所述中央處理器與MODBUS接口芯片雙向連接，所述中央處理器與SSI接口芯片雙向連接，所述中央處理器與BISS接口芯片雙向連接，所述中央處理器連接有電源模塊。本發(fā)明的有益效果是，結(jié)構(gòu)簡(jiǎn)單，抗干擾能力強(qiáng)，接口豐富，現(xiàn)場(chǎng)適應(yīng)性良好，實(shí)用性強(qiáng)。

技術(shù)研發(fā)人員：張琳
受保護(hù)的技術(shù)使用者：威海艾迪科電子科技股份有限公司
技術(shù)研發(fā)日：2017.07.07
技術(shù)公布日：2017.09.12