本實(shí)用新型涉及模擬芯片設(shè)計(jì)領(lǐng)域，尤其涉及一種電壓鉗位電路。

背景技術(shù)：

鉗位電路(clamping circuit)是將脈沖信號的某一部分固定在指定電壓值上，并保持原波形形狀不變的電路，廣泛應(yīng)用于模擬芯片設(shè)計(jì)領(lǐng)域。

鉗位電路的作用是將周期性變化的波形的頂部或底部保持在某一確定的直流電平上。一般常見的鉗位電路為二極管鉗位電路，穩(wěn)壓二極管的鉗位作用是指利用穩(wěn)壓二極管正向?qū)▔航迪鄬Ψ€(wěn)定，且數(shù)值較小(有時(shí)可近似為零)的特點(diǎn)，來限制電路中某點(diǎn)的電位。

采用二極管鉗位電路進(jìn)行電壓鉗位有如下缺點(diǎn)：需要一個(gè)特定電壓的穩(wěn)壓二極管來進(jìn)行鉗位，這對芯片的設(shè)計(jì)工藝有較高的要求；穩(wěn)壓二極管會帶來額外的制版層以及需要較大的面積，增加芯片的成本；另外，當(dāng)穩(wěn)壓二極管導(dǎo)通來實(shí)現(xiàn)電壓鉗位的作用時(shí)，會有電流流過穩(wěn)壓二極管，必然會導(dǎo)致額外的功率浪費(fèi)，對芯片的效率也有較大的影響。因此，有必要設(shè)計(jì)一種既可以實(shí)現(xiàn)對電壓進(jìn)行電壓鉗位，又可以降低芯片設(shè)計(jì)工藝要求、降低芯片成本和提高芯片效率的電壓鉗位電路。

技術(shù)實(shí)現(xiàn)要素：

為解決相關(guān)技術(shù)問題，本實(shí)用新型提供一種電壓鉗位電路，為需要接入受限電壓的電路元器件提供鉗位電壓信號。

為實(shí)現(xiàn)上述目的，本實(shí)用新型實(shí)施例采用如下技術(shù)方案：

一種電壓鉗位電路，包括：

基準(zhǔn)電壓源模塊，用于提供基準(zhǔn)電壓；

晶體管控制模塊，所述晶體管控制模塊的輸入端與所述基準(zhǔn)電壓源的輸出端相連，用于在工作狀態(tài)下傳輸所述基準(zhǔn)電壓；

反相控制模塊，所述反相控制模塊的輸出端與所述晶體管控制模塊的控制端相連，用于接入PWM電壓信號，并根據(jù)所述PWM電壓信號控制所述晶體管控制模塊切換工作狀態(tài)和非工作狀態(tài)；

輸出端模塊，所述輸出端模塊的輸入端與所述晶體管控制模塊的輸出端相連，用于根據(jù)所述基準(zhǔn)電壓產(chǎn)生輸出給電路元器件的鉗位電壓信號。

其中，所述基準(zhǔn)電壓源模塊的電源輸入端與電源相連，第一輸入端接入第一偏置電流，第二輸入端接入第二偏置電流，所述基準(zhǔn)電壓源模塊用于根據(jù)所述第一偏置電流和所述第二偏置電流將接入的電源電壓轉(zhuǎn)換成所述基準(zhǔn)電壓。

其中，所述基準(zhǔn)電壓源模塊包括第二PMOS管、第三PMOS管、第四PMOS 管、第八NMOS管、第九NMOS管、第七NMOS管和第二電阻器；

第二PMOS管、第三PMOS管、第四PMOS管的源極均與所述電源相連；所述第二PMOS管的漏極與所述第八NMOS管的漏極及柵極均相連；所述第三 PMOS管的漏極與柵極相連，并與所述第二PMOS管的柵極及所述第九NMOS 管的漏極相連；所述第四PMOS管的柵極接入所述第一偏置電流，漏極與所述第九NOMS管的柵極相連，并與所述第二電阻器的一端相連，所述第二電阻器的另一端與地線相連；所述第七NOMS管的漏極均與所述第八NOMS管的源極和第九NMOS管的源極相連，柵極接入所述第二偏置電流，源極與地線相連。

其中，所述晶體管控制模塊包括第五PMOS管，所述第五PMOS管的柵極作為輸入端與所述基準(zhǔn)電壓源模塊的輸出端相連。

其中，所述反相控制模塊的電源輸入端與電源相連，第一輸入端接入第三偏置電流，控制端接入所述PWM電壓信號，所述反相控制模塊用于根據(jù)電源電壓、第三偏置電流和PWM電壓信號，控制所述晶體管控制模塊切換工作狀態(tài)和非工作狀態(tài)。

其中，所述反相控制模塊包括第一PMOS管、第六NMOS管、第四NMOS 管、第五NMOS管和第三NMOS管；

所述第一PMOS管的源極作為所述電源輸入端與所述電源相連，柵極作為所述第一輸入端接入所述第三偏置電流，漏極與所述晶體管控制模塊的輸出端、第三NMOS管的漏極及第五NOMS管的漏極均相連；所述第六NMOS管的漏極與所述晶體管控制模塊的控制端相連，柵極分別與所述第六NMOS管的漏極、所述第五NOMS管的柵極及第四NMOS管的漏極相連；所述第六NOMS管的源極、第四NMOS管的源極、第五NMOS管的源極以及第三NOMS管的源極均與地線相連；所述第四NOMS管的柵極和所述第三NMOS管的柵極相連并接入所述PWM電壓信號，作為所述反相控制模塊的控制端。

其中，所述輸出端模塊的電源輸入端與電源相連，輸出端與所述電路元器件的輸入端相連，所述輸出端模塊用于根據(jù)電源電壓和所述基準(zhǔn)電壓產(chǎn)生輸出給電路元器件的鉗位電壓信號。

其中，所述輸出端模塊包括第一NMOS管和第二NMOS管；所述第一NMOS 管的漏極作為電源輸入端與電源相連，柵極作為輸入端與所述晶體管控制模塊的輸出端相連，源極與所述第二NMOS管的漏極相連，且源極作為輸出端模塊的輸出端與所述電路元器件的輸入端相連；所述第二NMOS管的柵極與所述反相控制模塊的控制端相連，源極與地線相連。

其中，所述電路元器件為MOS管。

本實(shí)用新型實(shí)施例提供的技術(shù)方案帶來的有益效果：

本技術(shù)方案中，通過反相控制模塊通過接入PWM電壓信號控制晶體管控制模塊在工作狀態(tài)和非工作狀態(tài)之間切換，工作狀態(tài)下的晶體管控制模塊傳輸基準(zhǔn)電壓源模塊所提供的基準(zhǔn)電壓給輸出端模塊，輸出端模塊根據(jù)基準(zhǔn)電壓為需要接入受限電壓的電路元器件提供與PWM電壓信號反相的鉗位電壓信號，使得電路元器件能正常工作。

附圖說明

為了更清楚地說明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對本實(shí)用新型實(shí)施例描述中所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)本實(shí)用新型實(shí)施例的內(nèi)容和這些附圖獲得其他的附圖。

圖1是本實(shí)用新型實(shí)施例提供的一種電壓鉗位電路的方框原理示意圖；

圖2是本實(shí)用新型實(shí)施例提供的一種電壓鉗位電路的電路原理示意圖。

具體實(shí)施方式

為使本實(shí)用新型解決的技術(shù)問題、采用的技術(shù)方案和達(dá)到的技術(shù)效果更加清楚，下面將結(jié)合附圖對本實(shí)用新型實(shí)施例的技術(shù)方案作進(jìn)一步的詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

請參考圖1和圖2，其中，圖1是本實(shí)用新型實(shí)施例提供的一種電壓鉗位電路的方框原理示意圖；圖2是本實(shí)用新型實(shí)施例提供的一種電壓鉗位電路的電路原理示意圖。

如圖1所示，在設(shè)計(jì)模擬芯片的電路時(shí)，一種電壓鉗位電路，其特征在于，包括：

基準(zhǔn)電壓源模塊1，用于提供基準(zhǔn)電壓；

晶體管控制模塊2，晶體管控制模塊2的輸入端與基準(zhǔn)電壓源1的輸出端相連，用于在工作狀態(tài)下傳輸基準(zhǔn)電壓；

反相控制模塊3，反相控制模塊3的輸出端與晶體管控制模塊2的控制端相連，用于接入PWM電壓信號，并根據(jù)PWM電壓信號控制晶體管控制模塊2切換工作狀態(tài)和非工作狀態(tài)；

輸出端模塊4，輸出端模塊4的輸入端與晶體管控制模塊2的輸出端相連，用于根據(jù)基準(zhǔn)電壓產(chǎn)生輸出給電路元器件的鉗位電壓信號。

在設(shè)計(jì)模擬芯片的電路時(shí)，輸出端模塊4輸出的電壓作為芯片的驅(qū)動電壓，接入到MOS管、三極管等電路元器件的柵極，MOS管、三極管等電路元器件接入的柵極電壓通常都是受限制的，即接入的柵極電壓不能過高。當(dāng)芯片的工作電壓VDD不高時(shí)，輸出端模塊4輸出的驅(qū)動電壓也不高，但當(dāng)芯片的工作電壓VDD過高大于門限閾值時(shí)，輸出端模塊4輸出的驅(qū)動電壓也過高，不能接入到電路元器件的柵極，因此，在芯片的工作電壓VDD過高時(shí)，有必要限制輸出端模塊4輸出的電壓信號。

在本實(shí)施例中，通過反相控制模塊3通過接入PWM電壓信號控制晶體管控制模塊2在工作狀態(tài)和非工作狀態(tài)之間切換，工作狀態(tài)下的晶體管控制模塊2 傳輸基準(zhǔn)電壓源模塊1所提供的基準(zhǔn)電壓給輸出端模塊4，輸出端模塊4根據(jù)基準(zhǔn)電壓為需要接入受限電壓的電路元器件提供與PWM電壓信號反相的鉗位電壓信號，使得電路元器件能正常工作。

如圖2所示，其中，上述基準(zhǔn)電壓源模塊1的電源輸入端與電源相連，第一輸入端接入第一偏置電流I_BS1，第二輸入端接入第二偏置電流I_BS2，基準(zhǔn)電壓源模塊1用于根據(jù)第一偏置電流I_BS1和第二偏置電流I_BS2將接入的電源電壓VDD 轉(zhuǎn)換成基準(zhǔn)電壓V3。

進(jìn)一步地，基準(zhǔn)電壓源模塊1包括第二PMOS管N2、第三PMOS管P3、第四PMOS管P4、第八NMOS管N8、第九NMOS管N9、第七NMOS管N7 和第二電阻器R2；

第二PMOS管P2、第三PMOS管P3、第四PMOS管P4的源極均與電源相連；第二PMOS管P2的漏極與第八NMOS管N8的漏極及柵極均相連；第三 PMOS管P3的漏極與柵極相連，并與第二PMOS管P2的柵極及第九NMOS管 P9的漏極相連；第四PMOS管P4的柵極接入第一偏置電流I_BS1，漏極與第九 NOMS管N9的柵極相連，并與第二電阻器R2的一端相連，第二電阻器R2的另一端與地線相連；第七NOMS管N7的漏極均與第八NOMS管N8的源極和第九NMOS管N9的源極相連，柵極接入第二偏置電流I_BS2，源極與地線相連。

在本實(shí)施例中，基準(zhǔn)電壓源模塊1根據(jù)接入的第一偏置電流I_BS1和第二偏置電流I_BS2，將接入的電源電壓VDD轉(zhuǎn)換成不大于設(shè)定閾值的基準(zhǔn)電壓V3，實(shí)現(xiàn)在輸出端模塊4輸出鉗位電壓信號Vout；其中，第一偏置電流I_BS1使得第四PMOS 管P4工作，第二偏置電流IBS2使得第七PMOS管P7工作，記N8的柵極電壓為V4，N9的柵極電壓為V5，則V3的值與V4相關(guān)，V4的值與V5相關(guān)，而 V5＝IBS1*R2，因此V3＝VGS(N8)-VGS(N9)+V5，式中的VGS(N8)和VGS(N9)分別為N8的柵源電壓和N9的柵源電壓。

其中，上述晶體管控制模塊2包括第五PMOS管P5，第五PMOS管P5的柵極作為輸入端與基準(zhǔn)電壓源模塊1的輸出端相連。在本實(shí)施例中，晶體管控制模塊2采用第五PMOS管P5，通過處于工作狀態(tài)的第五PMOS管P5將基準(zhǔn)電壓V3傳輸，輸出端模塊4的輸入電壓信號為基準(zhǔn)電壓信號V3加上第五PMOS 管P5的柵源電壓V_GS(P5)。

其中，上述反相控制模塊3的電源輸入端與電源相連，第一輸入端接入第三偏置電流I_BS3，控制端接入PWM電壓信號V2，反相控制模塊3用于根據(jù)電源電壓VDD、第三偏置電流I_BS3和PWM電壓信號V2，控制晶體管控制模塊2 切換工作狀態(tài)和非工作狀態(tài)。

進(jìn)一步地，反相控制模塊3包括第一PMOS管P1、第六NMOS管N6、第四NMOS管N4、第五NMOS管N5和第三NMOS管N3；

第一PMOS管P1的源極作為電源輸入端與電源相連，柵極作為第一輸入端接入第三偏置電流I_BS3，漏極與晶體管控制模塊2的輸出端、第三NMOS管N3 的漏極及第五NOMS管N5的漏極均相連；第六NMOS管N6的漏極與晶體管控制模塊2的控制端相連，柵極分別與第六NMOS管N6的漏極、第五NOMS 管N5的柵極及第四NMOS管N4的漏極相連；第六NOMS管N6的源極、第四NMOS管N4的源極、第五NMOS管N5的源極以及第三NOMS管N3的源極均與地線相連；第四NOMS管N4的柵極和第三NMOS管N3的柵極相連并接入PWM電壓信號V2，作為反相控制模塊3的控制端。

在本實(shí)施例中，當(dāng)PWM電壓信號V2為高電平時(shí)，N3和N4導(dǎo)通，使得 N5、N6、P1和P5均處于不工作的狀態(tài)，P5不工作使得輸出端模塊輸入端接入的電壓為0V；當(dāng)PWM電壓信號V2為低電平時(shí)，N3和N4截止，使得N5、N6、P1和P5均處于工作狀態(tài)，P5工作使得輸出端模塊輸入端接入的電壓信號為基準(zhǔn)電壓信號V3加上第五PMOS管P5的柵源電壓V_GS(P5)，即接入高電壓信號。

其中，上述輸出端模塊4的電源輸入端與電源相連，輸出端與電路元器件的輸入端相連，輸出端模塊4用于根據(jù)電源電壓VDD和基準(zhǔn)電壓V3產(chǎn)生輸出給電路元器件的鉗位電壓信號Vout。

進(jìn)一步地，輸出端模塊4包括第一NMOS管N1和第二NMOS管N2；第一NMOS管N1的漏極作為電源輸入端與電源相連，柵極作為輸入端與晶體管控制模塊2的輸出端相連，源極與第二NMOS管N2的漏極相連，且源極作為輸出端模塊4的輸出端與電路元器件的輸入端相連；第二NMOS管N2的柵極與反相控制模塊3的控制端相連，源極與地線相連。

在本實(shí)施例中，輸出端模塊4接入的電壓V1受晶體管控制模塊2中N5工作狀態(tài)所控制，間接受反相控制模塊3輸入的PWM電壓信號V2的高低電平所控制，V1呈現(xiàn)為與PWM電壓信號V2反相，即V2為高電平時(shí)V1為低電平， V2為電平時(shí)V1為高電平；當(dāng)V1為高電平時(shí)，Vout＝V1+V_GS(N1)，根據(jù)上述推導(dǎo)出的V1與V3、V4及V5之間的關(guān)系，可得出 Vout＝V_GS(N8)-V_GS(N9)-V_GS(N1)+V_GS(N5)+I_BS1*R2，因此，在選定MOS管后，適當(dāng)調(diào)整第一偏置電流I_BS1和第二電阻器R2的阻值，即可實(shí)現(xiàn)在輸出端模塊4輸出鉗位電壓信號，符合電路元器件柵極電壓的要求。

上述電路元器件優(yōu)選為在柵極接入的電壓受限的MOS管MOSFET，其工作時(shí)源極連接第一電阻器R1的一端，R1的另一端與地線相連。

在其他實(shí)施例中，上述電壓鉗位電路各模塊中的各PMOS管可替換為NPN 型三極管，各NMOS管可替換為PNP型三極管；或者還可以用穩(wěn)壓二極管的穩(wěn)壓作用來實(shí)現(xiàn)輸出端模塊接入受限制的電壓，進(jìn)而實(shí)現(xiàn)電路元器件接入鉗位電壓信號。但利用穩(wěn)壓二極管來進(jìn)行鉗位，會對模擬芯片的設(shè)計(jì)工藝有較高的要求，穩(wěn)壓二極管會帶來額外的制版層以及需要較大的面積，增加芯片的生產(chǎn)成本，另外，當(dāng)穩(wěn)壓二極管導(dǎo)通來實(shí)現(xiàn)電壓鉗位的作用時(shí)，會有電流流過穩(wěn)壓二極管，必然會導(dǎo)致額外的功率浪費(fèi)，對芯片的效率也有較大的影響。

本實(shí)用新型實(shí)施例中，為了免除鉗位用的穩(wěn)壓二極管對于設(shè)計(jì)工藝的限制、穩(wěn)壓二極管所帶來的版圖層的增加以及芯片功率的增加，主要采用MOS管設(shè)計(jì)出一種電壓鉗位電路，該電路結(jié)構(gòu)、原理都比較簡單，但是卻可以有效地達(dá)到鉗位輸出電壓的目的。

注意，上述僅為本實(shí)用新型的較佳實(shí)施例及所運(yùn)用技術(shù)原理。本領(lǐng)域技術(shù)人員會理解，本實(shí)用新型不限于這里所述的特定實(shí)施例，對本領(lǐng)域技術(shù)人員來說能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會脫離本實(shí)用新型的保護(hù)范圍。因此，雖然通過以上實(shí)施例對本實(shí)用新型進(jìn)行了較為詳細(xì)的說明，但是本實(shí)用新型不僅僅限于以上實(shí)施例，在不脫離本實(shí)用新型構(gòu)思的情況下，還可以包括更多其他等效實(shí)施例，而本實(shí)用新型的范圍由所附的權(quán)利要求范圍決定。