本公開一般而言涉及用于具有多個(gè)輸入通道的設(shè)備或系統(tǒng)的自測(cè)試電路，在輸入通道中具有冗余傳感器。

背景技術(shù)：

1、由于汽車應(yīng)用的嚴(yán)格安全性要求，對(duì)于許多關(guān)鍵設(shè)備或系統(tǒng)都使用冗余。例如，在汽車的變速器控制單元中，關(guān)鍵塊是用于驅(qū)動(dòng)螺線管負(fù)載的閥門驅(qū)動(dòng)器，這是自動(dòng)變速器系統(tǒng)的典型負(fù)載。變速器控制單元的閥門驅(qū)動(dòng)器中的電流的精度很大程度上受溫度影響。變速器控制單元可以被實(shí)現(xiàn)為具有多個(gè)輸入通道和多個(gè)輸出通道的集成電路（ic）設(shè)備，在每個(gè)輸入通道中具有熱傳感器，并且在每個(gè)輸出通道中具有用于驅(qū)動(dòng)負(fù)載的閥門驅(qū)動(dòng)器（例如，高側(cè)驅(qū)動(dòng)器和低側(cè)驅(qū)動(dòng)器）。每個(gè)輸入通道中的熱傳感器的輸出由校準(zhǔn)算法（例如，插值算法）使用，以便去除不同電流水平的電流誤差。由于因?yàn)槠噾?yīng)用的安全性要求而應(yīng)當(dāng)保護(hù)熱傳感器免受單點(diǎn)故障的影響，因此在每個(gè)輸入通道中都使用冗余的熱傳感器。

2、變速器控制單元通常被形成為ic設(shè)備，以實(shí)現(xiàn)高集成度、低功耗和低成本。ic設(shè)備在運(yùn)送給客戶之前會(huì)在制造設(shè)施中進(jìn)行測(cè)試，例如，使用自動(dòng)測(cè)試裝備（ate）。在ic設(shè)備的整個(gè)生命周期中，可以執(zhí)行周期性的功能測(cè)試，以確保設(shè)備正常運(yùn)行。對(duì)于具有多個(gè)有冗余的輸入通道的ic設(shè)備（例如，多個(gè)輸入通道，每個(gè)輸入通道中具有主傳感器和冗余傳感器），測(cè)試所有輸入通道中的所有傳感器可能是非常耗時(shí)的。此外，除了測(cè)試傳感器之外，測(cè)試ic設(shè)備的其它組件（諸如ic中用于選擇不同輸入通道的多路復(fù)用器）可以是有利的。本領(lǐng)域需要對(duì)具有多個(gè)輸入通道的ic執(zhí)行高效自測(cè)試的電路。

技術(shù)實(shí)現(xiàn)思路

1、在一些實(shí)施例中，一種自測(cè)試電路包括：第一多個(gè)模數(shù)轉(zhuǎn)換器adc，被配置為耦合到第一多個(gè)傳感器中的相應(yīng)傳感器；第一多路復(fù)用器mux，其中第一mux的輸入端子耦合到第一多個(gè)adc的相應(yīng)輸出端子；第二mux，其中第二mux的輸入端子被配置為耦合到第二多個(gè)傳感器中的相應(yīng)傳感器，其中第二多個(gè)傳感器中的每個(gè)傳感器對(duì)于第一多個(gè)傳感器中的相應(yīng)傳感器是冗余傳感器；第二adc，耦合到第二mux的輸出端子，其中第一mux和第二mux受選擇信號(hào)控制；第一檢查器電路，其中第一檢查器電路的第一輸入端子耦合到第一mux的輸出端子，并且第一檢查器電路的第二輸入端子耦合到第二adc的輸出端子，其中第一檢查器電路被配置為將第一檢查器電路的第一輸入端子處的第一數(shù)據(jù)與第一檢查器電路的第二輸入端子處的第二數(shù)據(jù)進(jìn)行比較；以及第三多個(gè)開關(guān)，耦合在第二mux的輸入端子中的相應(yīng)輸入端子與參考電壓節(jié)點(diǎn)之間。

2、例如，第一mux和第二mux由選擇信號(hào)控制，使得在自測(cè)試電路的自測(cè)試過程期間，第一多個(gè)傳感器中的第一傳感器的第一adc輸出在第一mux的輸出端子處輸出，并且第二多個(gè)傳感器中的第二傳感器的第二adc輸出在第二adc的輸出端子處輸出，其中第二傳感器是第一傳感器的冗余傳感器。

3、例如，第三多個(gè)開關(guān)中的每個(gè)開關(guān)由具有第一值或第二值的相應(yīng)控制信號(hào)控制，其中具有第一值的控制信號(hào)被配置為閉合開關(guān)并將第二mux的相應(yīng)輸入端子連接到參考電壓節(jié)點(diǎn)，其中具有第二值的控制信號(hào)被配置為斷開開關(guān)并將第二mux的相應(yīng)輸入端子與參考電壓節(jié)點(diǎn)斷開。

4、例如，參考電壓節(jié)點(diǎn)被配置為連接到電氣地。

5、例如，所述自測(cè)試電路還包括循環(huán)計(jì)數(shù)器，其中循環(huán)計(jì)數(shù)器被配置為從0到n-1重復(fù)計(jì)數(shù)，其中n是第一多個(gè)傳感器中的傳感器的數(shù)量，其中在自測(cè)試電路的自測(cè)試過程期間，在預(yù)定時(shí)間段t經(jīng)過之后，循環(huán)計(jì)數(shù)器的輸出遞增一，其中循環(huán)計(jì)數(shù)器的輸出是選擇信號(hào)。

6、例如，所述自測(cè)試電路還包括：第一計(jì)數(shù)器，被配置為在預(yù)定時(shí)間段n×t經(jīng)過之后生成脈沖；第二計(jì)數(shù)器，被配置為對(duì)由第一計(jì)數(shù)器生成的脈沖的數(shù)量進(jìn)行計(jì)數(shù)；以及解碼器，耦合到第二計(jì)數(shù)器，其中解碼器被配置為根據(jù)第二計(jì)數(shù)器的輸出生成多個(gè)控制信號(hào)，其中所述多個(gè)控制信號(hào)中的每個(gè)控制信號(hào)具有第一值或第二值，其中所述多個(gè)控制信號(hào)中的每個(gè)控制信號(hào)被配置為控制第三多個(gè)開關(guān)中的相應(yīng)開關(guān)。

7、例如，第二計(jì)數(shù)器從0到n-1計(jì)數(shù)。

8、例如，解碼器被配置為，當(dāng)?shù)诙?jì)數(shù)器的輸出具有值 m時(shí)，其中 m=0、1、...、或n-1：為所述多個(gè)控制信號(hào)中的第（ m+1）個(gè)控制信號(hào)指派第一值；以及為所述多個(gè)控制信號(hào)中的其它控制信號(hào)指派第二值。

9、例如，第二計(jì)數(shù)器從0到1重復(fù)計(jì)數(shù)。

10、例如，解碼器被配置為：當(dāng)?shù)诙?jì)數(shù)器的輸出信號(hào)為零時(shí)，分別為所述多個(gè)控制信號(hào)中的奇數(shù)索引的控制信號(hào)和所述多個(gè)信號(hào)中的偶數(shù)索引的控制信號(hào)指派第一值和第二值；以及當(dāng)?shù)诙?jì)數(shù)器的輸出信號(hào)為一時(shí)，分別為所述多個(gè)控制信號(hào)中的奇數(shù)索引的控制信號(hào)和所述多個(gè)信號(hào)中的偶數(shù)索引的控制信號(hào)指派第二值和第一值。

11、例如，解碼器被配置為：當(dāng)?shù)诙?jì)數(shù)器的輸出信號(hào)為零時(shí)，為所述多個(gè)控制信號(hào)指派第一值；以及當(dāng)?shù)诙?jì)數(shù)器的輸出信號(hào)為一時(shí)，為所述多個(gè)控制信號(hào)指派第二值。

12、例如，所述自測(cè)試電路還包括耦合到第一檢查器電路的第二檢查器電路，其中第二檢查器電路被配置為將第一檢查器電路的輸出與第一檢查器電路的預(yù)期輸出進(jìn)行比較。

13、在一些實(shí)施例中，一種具有多個(gè)輸入通道的集成電路ic設(shè)備包括：第一多路復(fù)用器mux，被配置為從耦合到多個(gè)主傳感器的第一多個(gè)模數(shù)轉(zhuǎn)換器adc接收第一輸出；第二mux，被配置為從多個(gè)冗余傳感器接收第二輸出，其中多個(gè)冗余傳感器中的每個(gè)冗余傳感器和多個(gè)主傳感器中的相應(yīng)主傳感器被部署在多個(gè)輸入通道中的同一輸入通道中并且被配置為感測(cè)相同的物理現(xiàn)象；第二adc，耦合到第二mux的輸出端子；第一檢查器電路，被配置為將第一mux的第一輸出與第二adc的第二輸出進(jìn)行比較，其中在集成電路ic設(shè)備的自測(cè)試過程期間，第一mux和第二mux被配置為同步，使得第一mux的第一輸出和第二adc的第二輸出是來自同一輸入通道的數(shù)字樣本；以及多個(gè)開關(guān)，其中多個(gè)開關(guān)中的每個(gè)開關(guān)耦合在第二mux的相應(yīng)輸入端子與參考電壓節(jié)點(diǎn)之間。

14、例如，所述集成電路ic設(shè)備還包括第一多個(gè)adc。

15、例如，參考電壓節(jié)點(diǎn)被配置為耦合到電氣地，其中所述多個(gè)開關(guān)中的每個(gè)開關(guān)被配置為當(dāng)閉合時(shí)迫使第二mux的相應(yīng)輸入端子處的電壓成為電氣地。

16、例如，所述集成電路ic設(shè)備還包括：電路，被配置為生成用于控制所述多個(gè)開關(guān)中的相應(yīng)開關(guān)的多個(gè)控制信號(hào)，其中所述多個(gè)控制信號(hào)在第一時(shí)間段期間具有第一值集合，并且在第二時(shí)間段期間具有與第一值集合不同的第二值集合；以及第二檢查器電路，其中第二檢查器電路被配置為在第一時(shí)間段和第二時(shí)間段期間接收第一檢查器電路的輸出，并且被配置為將第一檢查器電路的輸出與第一檢查器電路的預(yù)期輸出進(jìn)行比較。

技術(shù)特征：

1.一種自測(cè)試電路，其特征在于，所述自測(cè)試電路包括：

2.如權(quán)利要求1所述的自測(cè)試電路，其中第一mux和第二mux由選擇信號(hào)控制，使得在所述自測(cè)試電路的自測(cè)試過程期間，第一多個(gè)傳感器中的第一傳感器的第一adc輸出在第一mux的輸出端子處輸出，并且第二多個(gè)傳感器中的第二傳感器的第二adc輸出在第二adc的輸出端子處輸出，其中第二傳感器是第一傳感器的冗余傳感器。

3.如權(quán)利要求2所述的自測(cè)試電路，其中第三多個(gè)開關(guān)中的每個(gè)開關(guān)由具有第一值或第二值的相應(yīng)控制信號(hào)控制，其中具有第一值的控制信號(hào)被配置為閉合開關(guān)并將第二mux的相應(yīng)輸入端子連接到參考電壓節(jié)點(diǎn)，其中具有第二值的控制信號(hào)被配置為斷開開關(guān)并將第二mux的相應(yīng)輸入端子與參考電壓節(jié)點(diǎn)斷開。

4.如權(quán)利要求3所述的自測(cè)試電路，其中參考電壓節(jié)點(diǎn)被配置為連接到電氣地。

5.如權(quán)利要求3所述的自測(cè)試電路，還包括循環(huán)計(jì)數(shù)器，其中循環(huán)計(jì)數(shù)器被配置為從0到n-1重復(fù)計(jì)數(shù)，其中n是第一多個(gè)傳感器中的傳感器的數(shù)量，其中在所述自測(cè)試電路的自測(cè)試過程期間，在預(yù)定時(shí)間段t經(jīng)過之后，循環(huán)計(jì)數(shù)器的輸出遞增一，其中循環(huán)計(jì)數(shù)器的輸出是選擇信號(hào)。

6.如權(quán)利要求5所述的自測(cè)試電路，還包括：

7.如權(quán)利要求6所述的自測(cè)試電路，其中第二計(jì)數(shù)器從0到n-1計(jì)數(shù)。

8.如權(quán)利要求7所述的自測(cè)試電路，其中解碼器被配置為，當(dāng)?shù)诙?jì)數(shù)器的輸出具有值m時(shí)，其中m=0、1、...、或n-1：

9.如權(quán)利要求6所述的自測(cè)試電路，其中第二計(jì)數(shù)器從0到1重復(fù)計(jì)數(shù)。

10.如權(quán)利要求9所述的自測(cè)試電路，其中解碼器被配置為：

11.如權(quán)利要求9所述的自測(cè)試電路，其中解碼器被配置為：

12.如權(quán)利要求6所述的自測(cè)試電路，還包括耦合到第一檢查器電路的第二檢查器電路，其中第二檢查器電路被配置為將第一檢查器電路的輸出與第一檢查器電路的預(yù)期輸出進(jìn)行比較。

13.一種集成電路ic設(shè)備，其特征在于，所述集成電路ic設(shè)備具有多個(gè)輸入通道，所述集成電路ic設(shè)備包括：

14.如權(quán)利要求13所述的集成電路ic設(shè)備，還包括第一多個(gè)adc。

15.如權(quán)利要求13所述的集成電路ic設(shè)備，其中參考電壓節(jié)點(diǎn)被配置為耦合到電氣地，其中所述多個(gè)開關(guān)中的每個(gè)開關(guān)被配置為當(dāng)閉合時(shí)迫使第二mux的相應(yīng)輸入端子處的電壓成為電氣地。

16.如權(quán)利要求15所述的集成電路ic設(shè)備，還包括：

技術(shù)總結(jié)
本公開提供了自測(cè)試電路和集成電路IC設(shè)備。一種自測(cè)試電路，包括：第一模數(shù)轉(zhuǎn)換器（ADC），被配置為耦合到第一傳感器中的相應(yīng)第一傳感器；第一多路復(fù)用器（MUX），耦合到第一ADC的輸出端子；第二MUX，被配置為耦合到第二傳感器，第二傳感器是第一傳感器的冗余傳感器；第二ADC，耦合到第二MUX的輸出端子，第一MUX和第二MUX受選擇信號(hào)控制；第一檢查器電路，被配置為將第一MUX的輸出端子處的第一數(shù)據(jù)與第二ADC的輸出端子處的第二數(shù)據(jù)進(jìn)行比較；以及多個(gè)開關(guān)，耦合在第二MUX的輸入端子中的相應(yīng)輸入端子與參考電壓節(jié)點(diǎn)之間。

技術(shù)研發(fā)人員：N·埃里科,A·坎諾內(nèi),E·費(fèi)拉拉,L·潘達(dá)禮
受保護(hù)的技術(shù)使用者：意法半導(dǎo)體有限責(zé)任公司
技術(shù)研發(fā)日：20231115
技術(shù)公布日：2024/12/26