本發(fā)明屬于集成電路領(lǐng)域，特別涉及一種帶有欠壓保護的帶隙基準(zhǔn)電路。

背景技術(shù)：

1、帶隙基準(zhǔn)電路和欠壓保護電路廣泛應(yīng)用于集成電路中，尤其是電源管理類芯片中，用來提供一個精確的參考電壓和產(chǎn)生欠壓情況下的指示信號，實現(xiàn)電壓監(jiān)測，以提升整體電路的良率、精確度和可靠度。

2、如圖1為一種傳統(tǒng)的帶隙基準(zhǔn)電路，包括pmos管m1和m2、npn晶體管q1～q6、電阻r1～r3，電容c1。其中q3、q4為基準(zhǔn)核，用于產(chǎn)生帶隙基準(zhǔn)電壓vout，q5、q6提供鉗位，pmos管m2與m1組成電流鏡，q3和q4的發(fā)射極面積比為1：n：

3、

4、其中，vbe,q3為圖1中npn晶體管q3的be結(jié)電壓，r1、r3為圖1中電阻r1、r3的阻值，vt為溫度的電壓當(dāng)量。

5、傳統(tǒng)的帶隙基準(zhǔn)電路只能產(chǎn)生基準(zhǔn)電壓，沒有欠壓指示功能。

6、如圖2為一種傳統(tǒng)的欠壓保護電路，其本質(zhì)上是一個電壓比較器，包括pmos管m1～m4、nmos管m5～m7。其中m3的柵極為比較器的參考電壓vref，一般是系統(tǒng)電路的基準(zhǔn)電壓，m4的柵極為待比較電壓vm，uvlo為欠壓保護輸出。當(dāng)vm電壓低于基準(zhǔn)電壓時，uvlo輸出低電平，當(dāng)vm端電壓升高到大于基準(zhǔn)電壓時，uvlo輸出高電平，表示電路正常工作。傳統(tǒng)的欠壓保護電路需要一個額外的參考電壓vref，并且需要提供較高的電源電壓vin，不適用于基準(zhǔn)建立之前或者低電源電壓情況下的欠壓保護。

技術(shù)實現(xiàn)思路

1、為克服上述帶隙基準(zhǔn)電路的缺點，本發(fā)明提出了一種新型的帶有欠壓保護的帶隙基準(zhǔn)電路，包括帶隙基準(zhǔn)產(chǎn)生電路和基準(zhǔn)欠壓保護電路，帶隙基準(zhǔn)產(chǎn)生電路用于產(chǎn)生一個精確的、穩(wěn)定的基準(zhǔn)電壓，當(dāng)帶隙基準(zhǔn)產(chǎn)生電路的輸出電壓小于設(shè)定電壓值時通過基準(zhǔn)欠壓保護電路關(guān)斷后級電路進行欠壓保護。

2、本發(fā)明的有益效果在于：

3、(1)本發(fā)明的電路不僅可以產(chǎn)生一個精確的帶隙基準(zhǔn)電壓，還能在基準(zhǔn)建立之前實現(xiàn)欠壓保護；

4、(2)本發(fā)明的欠壓保護電路不需要額外的參考電壓以及復(fù)雜的比較電路；

5、(3)本發(fā)明的帶隙基準(zhǔn)欠壓保護電路可以滿足低壓工作需求。

技術(shù)特征：

1.一種帶有欠壓保護的帶隙基準(zhǔn)電路，其特征在于，包括帶隙基準(zhǔn)產(chǎn)生電路和基準(zhǔn)欠壓保護電路，帶隙基準(zhǔn)產(chǎn)生電路用于產(chǎn)生一個精確且穩(wěn)定的基準(zhǔn)電壓，當(dāng)帶隙基準(zhǔn)產(chǎn)生電路的輸出電壓小于設(shè)定電壓值時通過基準(zhǔn)欠壓保護電路關(guān)斷后級電路進行欠壓保護。

2.根據(jù)權(quán)利要求1所述的一種帶有欠壓保護的帶隙基準(zhǔn)電路，其特征在于，帶隙基準(zhǔn)產(chǎn)生電路包括第一～第三電阻、第一～第四mos管，第七～第八mos管、第一～第四晶體管，其中：

3.根據(jù)權(quán)利要求2所述的一種帶有欠壓保護的帶隙基準(zhǔn)電路，其特征在于，第一～第四mos管為n型mos管，第七～第八mos管為p型mos管。

4.根據(jù)權(quán)利要求2所述的一種帶有欠壓保護的帶隙基準(zhǔn)電路，其特征在于，第四晶體管發(fā)射極面積：第二晶體管發(fā)射極面積＝1:4，第四晶體管發(fā)射極電流：第二晶體管發(fā)射極電流＝2:1。

5.根據(jù)權(quán)利要求2所述的一種帶有欠壓保護的帶隙基準(zhǔn)電路，其特征在于，產(chǎn)生的帶隙基準(zhǔn)電壓值表示為：

6.根據(jù)權(quán)利要求1所述的一種帶有欠壓保護的帶隙基準(zhǔn)電路，其特征在于，基準(zhǔn)欠壓保護電路包括第五～第九電阻、第五～第六mos管、第九～第十mos管、第五～第七晶體管、第一～第二反相器，其中：

7.根據(jù)權(quán)利要求6所述的一種帶有欠壓保護的帶隙基準(zhǔn)電路，其特征在于，當(dāng)帶隙基準(zhǔn)輸出電壓大于時，欠壓保護輸出端輸出為低電平，電路正常工作；當(dāng)帶隙基準(zhǔn)輸出電壓小于時，欠壓保護輸出端輸出為高電平，關(guān)斷后級電路模塊，其中，vbe,q5表示第五晶體管的be結(jié)電壓，vt表示溫度的電壓當(dāng)量；r5、r6、r9分別表示第五電阻r5、第六電阻r6、第九電阻r9的阻值。

8.根據(jù)權(quán)利要求6所述的一種帶有欠壓保護的帶隙基準(zhǔn)電路，其特征在于，第五晶體管發(fā)射極面積：第六晶體管發(fā)射極面積＝1:8。

9.根據(jù)權(quán)利要求6所述的一種帶有欠壓保護的帶隙基準(zhǔn)電路，其特征在于，第五～第八電阻的阻值相同，保證第五晶體管和第六晶體管的發(fā)射極電流相等。

技術(shù)總結(jié)
本發(fā)明屬于集成電路領(lǐng)域，特別涉及一種帶有欠壓保護的帶隙基準(zhǔn)電路，包括帶隙基準(zhǔn)產(chǎn)生電路和基準(zhǔn)欠壓保護電路，帶隙基準(zhǔn)產(chǎn)生電路用于產(chǎn)生一個精確的、穩(wěn)定的基準(zhǔn)電壓，當(dāng)帶隙基準(zhǔn)產(chǎn)生電路的輸出電壓小于設(shè)定電壓值時通過基準(zhǔn)欠壓保護電路關(guān)斷后級電路進行欠壓保護。本發(fā)明的電路不僅可以產(chǎn)生一個精確的帶隙基準(zhǔn)電壓，還能在基準(zhǔn)建立之前實現(xiàn)欠壓保護。

技術(shù)研發(fā)人員：宋敏,茍超
受保護的技術(shù)使用者：中國電子科技集團公司第二十四研究所
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9