本申請涉及電路領(lǐng)域，特別地涉及一種電流鏡電路。

背景技術(shù)：

1、在集成電路芯片中，存在很多電壓偏置和電流偏置電路，用于使芯片的電路能夠處于正常工作狀態(tài)。其中，大多采用電流鏡技術(shù)進(jìn)行電流偏置。

2、電流鏡是模擬電路中的一個(gè)基本單元，其功能是通過接收基準(zhǔn)電流，并將基準(zhǔn)電流復(fù)制為相等或成一定倍數(shù)的電流輸出，也可以用于給差分對做負(fù)載。

3、此外，一些芯片的電流由外部電阻控制，用于調(diào)節(jié)芯片的一些參數(shù)，例如：芯片工作頻率、輸出電流等。這種情況下外部電阻的阻值范圍比較大，相應(yīng)的偏置電流變化范圍也比較大，因此一個(gè)能夠精確地鏡像復(fù)制參考電流的電流鏡電路就相當(dāng)重要。

4、對電流鏡電路的設(shè)計(jì)要求不僅是能夠準(zhǔn)確的復(fù)制參考電流，還希望在保持復(fù)制精度的同時(shí)盡可能少的占用電壓余度，并且能夠鏡像復(fù)制電流的范圍盡量寬，為其他電路的設(shè)計(jì)提供盡可能多的余量，同時(shí)希望參考電流可以不受電源電壓變化的影響。

5、傳統(tǒng)的電流鏡占用電壓余度相對較小，但是復(fù)制精度有限。

6、共源共柵電流鏡可以準(zhǔn)確的復(fù)制參考電流，并抵抗一定程度的電源電壓的變化，但是會(huì)占用較大的電壓余度，且鏡像復(fù)制的電流范圍比較窄。

7、帶運(yùn)算放大器鉗位的電流鏡，能夠提高電流鏡的復(fù)制精度以及鏡像復(fù)制的電流的范圍。圖1所示為現(xiàn)有電流鏡示意性電路圖，該電路不但引入了運(yùn)算放大器，還存在鉗位環(huán)路，電路結(jié)構(gòu)復(fù)雜且版圖面積大。圖2所示為另一現(xiàn)有電流鏡示意性電路圖，該電路中的鉗位環(huán)路會(huì)給電流鏡電路帶來穩(wěn)定性的問題。如圖1和圖2中的示例所示，這類電流鏡需要額外引入運(yùn)算放大器，增加了電路的復(fù)雜性以及芯片的面積，導(dǎo)致芯片設(shè)計(jì)復(fù)雜度和成本大幅升高。

8、所以，需要一種可復(fù)制的參考電流范圍寬、復(fù)制精度高、占用電壓余度少、并且不會(huì)大幅增加版圖面積的電流鏡電路。

技術(shù)實(shí)現(xiàn)思路

1、針對現(xiàn)有技術(shù)中存在的技術(shù)問題，本申請?zhí)岢隽艘环N電流鏡電路，包括：第一支路，其一端配置為接收固定電平，其第二端配置為接收輸入電流；第二支路，其與所述第一支路在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)電連接，其一端配置為接收所述固定電平，其第二端配置為提供輸出電流，其中所述輸出電流基于所述輸入電流生成；第三支路，其至少包括：第一電阻，其一端配置為接收所述固定電平；第一晶體管，其漏極電連接到所述第一電阻的另一端，其柵極電連接到所述第一節(jié)點(diǎn)，其源極和襯底電連接到所述第二節(jié)點(diǎn)并配置為接收偏置電流；其中，所述第一支路包括至少一條第一子支路，所述第一子支路至少包括：第二晶體管，其源極和襯底配置為接收所述固定電平，其柵極電連接到所述第一節(jié)點(diǎn)；至少一個(gè)第三晶體管，其源極電連接到所述第二晶體管的漏極，其漏極電連接到所述第二晶體管的柵極并配置為接收所述輸入電流，其柵極電連接到所述第二節(jié)點(diǎn)，其襯底電連接到所述第二晶體管的襯底；其中，所述第二支路包括至少一條第二子支路，所述第二子支路至少包括：第四晶體管，其柵極電連接到所述第二晶體管的柵極，其源極和襯底配置為接收所述固定電平；至少一個(gè)第五晶體管，其源極電連接到所述第四晶體管的漏極，其柵極電連接到所述第二節(jié)點(diǎn)，其漏極配置為輸出所述輸出電流，其襯底電連接到所述第四晶體管的襯底。

2、特別地，其中，所述第二晶體管和所述第四晶體管尺寸相同；其中，所述第三晶體管與所述第五晶體管尺寸相同。

3、特別地，其中，所述第二晶體管、所述第三晶體管、所述第四晶體管、以及所述第五晶體管的類型相同；所述第一晶體管的類型與其他晶體管互補(bǔ)。

4、特別地，其中，所述第二晶體管、所述第三晶體管、所述第四晶體管、以及所述第五晶體管是pmos晶體管；所述第一晶體管是nmos晶體管。

5、特別地，其中，所述第二晶體管、所述第三晶體管、所述第四晶體管、以及所述第五晶體管是nmos晶體管；所述第一晶體管是pmos晶體管。

6、特別地，其中，所述固定電平為電源電壓。

7、特別地，其中，所述固定電平為地電平。

8、特別地，其中，所述第一支路包括一個(gè)所述第一子支路，并且所述第二支路包括一個(gè)所述第二子支路。

9、特別地，其中，所述第一支路包括一個(gè)所述第一子支路，并且所述第二支路包括m條所述第二子支路，m為大于1的整數(shù)；其中，m條所述第二子支路中所有所述第五晶體管的漏極電連接在一起。

10、特別地，其中，所述第一支路包括n條所述第一子支路，并且所述第二支路包括一條所述第二子支路，n為大于1的整數(shù)；其中，n條所述第一子支路中所有所述第三晶體管的漏極電連接在一起。

11、特別地，其中，所述輸入電流的數(shù)量級(jí)范圍為10-6安培至10-2安培。

12、本申請?zhí)岢龅碾娏麋R電路復(fù)制精度高，可復(fù)制的參考電流范圍寬，占用的電壓余度少，電路簡潔，無需引入鉗位環(huán)路，消除潛在的環(huán)路穩(wěn)定性問題。

技術(shù)特征：

1.一種電流鏡電路，包括：

2.根據(jù)權(quán)利要求1所述的電流鏡電路，其中，所述第二晶體管和所述第四晶體管尺寸相同；其中，所述第三晶體管與所述第五晶體管尺寸相同。

3.根據(jù)權(quán)利要求2所述的電流鏡電路，其中，所述第二晶體管、所述第三晶體管、所述第四晶體管、以及所述第五晶體管的類型相同；所述第一晶體管的類型與其他晶體管互補(bǔ)。

4.根據(jù)權(quán)利要求3所述的電流鏡電路，其中，所述第二晶體管、所述第三晶體管、所述第四晶體管、以及所述第五晶體管是pmos晶體管；所述第一晶體管是nmos晶體管。

5.根據(jù)權(quán)利要求3所述的電流鏡電路，其中，所述第二晶體管、所述第三晶體管、所述第四晶體管、以及所述第五晶體管是nmos晶體管；所述第一晶體管是pmos晶體管。

6.根據(jù)權(quán)利要求4所述的電流鏡電路，其中，所述固定電平為電源電壓。

7.根據(jù)權(quán)利要求5所述的電流鏡電路，其中，所述固定電平為地電平。

8.根據(jù)權(quán)利要求3所述的電流鏡電路，其中，所述第一支路包括一個(gè)所述第一子支路，并且所述第二支路包括一個(gè)所述第二子支路。

9.根據(jù)權(quán)利要求3所述的電流鏡電路，其中，所述第一支路包括一個(gè)所述第一子支路，并且所述第二支路包括m條所述第二子支路，m為大于1的整數(shù)；其中，m條所述第二子支路中所有所述第五晶體管的漏極電連接在一起。

10.根據(jù)權(quán)利要求3所述的電流鏡電路，其中，所述第一支路包括n條所述第一子支路，并且所述第二支路包括一條所述第二子支路，n為大于1的整數(shù)；其中，n條所述第一子支路中所有所述第三晶體管的漏極電連接在一起。

11.根據(jù)權(quán)利要求3所述的電流鏡電路，其中，所述輸入電流的數(shù)量級(jí)范圍為10-6安培至10-2安培。

技術(shù)總結(jié)
本申請?zhí)岢鲆环N電流鏡電路，包括：第一支路，其一端配置為接收固定電平，其第二端配置為接收輸入電流；第二支路，其與第一支路在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)電連接，其一端配置為接收固定電平，其第二端配置為提供輸出電流，其中輸出電流基于輸入電流生成；第三支路，其至少包括：第一電阻，其一端配置為接收固定電平；第一晶體管，其漏極電連接到第一電阻的另一端，其柵極電連接到第一節(jié)點(diǎn)，其源極和襯底電連接到第二節(jié)點(diǎn)并配置為接收偏置電流。本申請的電流鏡電路復(fù)制精度高，可復(fù)制的參考電流范圍寬，占用的電壓余度少，電路簡潔，無需引入鉗位環(huán)路，消除潛在的環(huán)路穩(wěn)定性問題。

技術(shù)研發(fā)人員：孟威威,吳允棟,盧偉鵬,林曉清
受保護(hù)的技術(shù)使用者：瓴芯電子科技（無錫）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6