專利名稱：基準電流產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體地說涉及一種半導(dǎo)體器件的基準電流產(chǎn)生裝置。
半導(dǎo)體器件中使用的基準電流產(chǎn)生電路必須輸出恒定的電流，而不受外界環(huán)境影響。因此，一個基準電流產(chǎn)生電路的必要特征主要有兩點第一，應(yīng)該送出在所需范圍內(nèi)的與供電電源波動無關(guān)的作為輸出的恒定電流，第二，應(yīng)該送出在所需范圍內(nèi)的與外界溫度和/或工藝條件無關(guān)的作為輸出的恒定電流。


圖1顯示了傳統(tǒng)半導(dǎo)體器件的基準電流產(chǎn)生電路，其中流經(jīng)PMOS晶體管的基準電流Iref可以以安培為單位表示為 (VtMNI)/(R4) 。這里，VtMN1代表NMOS晶體管的閥值電壓。即，可以注意到，基準電流Iref與NMOS晶體管MN1的閥值電壓Vt成比例。
因此，傳統(tǒng)電路的缺點在于基準電流Iref隨著MOS晶體管MN1的閥值電壓而變化，而該閥值電壓易于受溫度和工藝條件變化的影響。
相應(yīng)地，本發(fā)明的目的就是提供一種不受溫度和制造工藝影響的基準電流產(chǎn)生電路。
為了實現(xiàn)本發(fā)明上述的和其它目的，于是推出了一種基準電流產(chǎn)生電路，它包括在第一和第二電壓之間具有電阻裝置和MOS晶體管的電壓產(chǎn)生裝置，用于輸出恒定的電壓，以及連接在恒定電壓和第二電壓之間的MOS二極管裝置和電阻器，從而輸出恒定電流其大小為恒定電壓減去MOS晶體管的閥值電壓除以電阻器的阻值。
下面通過參照附圖詳細描述本發(fā)明的最佳實施例，本發(fā)明的目的和其它優(yōu)點將更為明顯，其中圖1顯示了傳統(tǒng)的半導(dǎo)體器件的基準電流產(chǎn)生電路;
圖2顯示了根據(jù)本發(fā)明的半導(dǎo)體器件的基準電流產(chǎn)生電路的一個實施例;
圖3顯示了根據(jù)本發(fā)明的半導(dǎo)體器件的基準電流產(chǎn)生電路的另一個實施例;以及圖4顯示了根據(jù)本發(fā)明半導(dǎo)體器件的基準電流產(chǎn)生電路的另一個實施例。
參見圖1，基準電流產(chǎn)生電路包括一個PMOS晶體管MP1用于限流，其源極接于電源Vcc，其控制極接地(Vss限流PMOS管MP2其源極接電源Vcc，其漏極公共地接于其控制極;一個NMOS晶體管MN2，其控制極接于PMOS晶體管MP1的漏極，其漏極接PMOS晶體管MP2的漏極;一個NMOS晶體管MN1，其漏極接于NMOS晶體管MN2的控制極，其控制極接于NMOS晶體管MN2的源極，其源極接地Vss;以及一個接于NMOS晶體管MN1和地(Vss)之間的電阻器R1。
這里流經(jīng)PMOS晶體管MP2的基準電流Iref滿足下述等式Tref= (VtMNI)/(R1) ……(1)從上述等式中(1)，可以注意到基準電流與NMOS晶體管MN1的閥值電壓成比例。相應(yīng)地，基準電流易于隨溫度及制造工藝的變化而改變。
圖2顯示了根據(jù)本發(fā)明基準電流產(chǎn)生電路的一個實施例。
圖2的電路與圖1電路相比進一步包含一個NMOS晶體管MN3，其控制極和漏極接于電阻器R1，而源極接地。
這里，流經(jīng)PMOS晶體管MP2的基準電流Iref可寫成下式。
Tref= (VtMNI- VtMN3)/(R1) ……(2)在上述等式(2)中，基準電流Iref與NMOS晶體管MN1的閥值電壓與NMOS晶體管MN3的閥值電壓的差值成比例，從而，基準電流不在受溫度變化和制造工藝的影響。
圖3顯示了根據(jù)本發(fā)明基準電流產(chǎn)生電路的另一個實施例。
在圖3的電路中，與圖2所示電路相比為了使NMOS晶體管MN1和MN3的閥值電壓不同，一個反偏電壓VBB被加于NM NMOS晶體管MN1和MN2的襯底以增加閥值電壓，而且，NMOS晶體管MN3的源極和襯底接地Vss。
這里，流經(jīng)PMOS晶體管MP2Iref= (VtMNI- VtNM3)/(R1) ……(3)從上述等式(3)中，可注意到所需的基準電流Iref可通過調(diào)整電阻器R1而獲得。
圖4顯示了根據(jù)本發(fā)明的基準電流產(chǎn)生電路的另一個實施例。與圖1的電路相比，圖4所示的電路還進一步包括一個NMOS晶體管管MN5，其漏極和控制極接于電阻器R1，其源極接于襯底;以及一個PMOS基體管MP3，其源極接于襯底，其控制極和漏極接地。在NMOS晶體管MN1的情形中，源極電壓變?yōu)楦哂诘仉娢唬渲禐镻MOS晶體管MP3的閥值電壓，而襯底是接地的從而獲得一個反偏效應(yīng)。因此，由于流經(jīng)PMOS晶體管MP2的電流與NMOS晶體管MN1和MN5之間閥值電壓差成比例，于是即可獲得一個不易受溫度和制造工藝影響的基準電流產(chǎn)生電路。
現(xiàn)在，將圖1的傳統(tǒng)電路和圖4中所示的本發(fā)明的電路中基準電流隨溫度的變化在下表中作一比較
在上表中，可以看到，根據(jù)本發(fā)明基準電流產(chǎn)生電路，基準電流隨溫度的變化小于傳統(tǒng)的電路。因此，本發(fā)明的基準電流產(chǎn)生電路具有較好的基準電流特性，由于利用具有基準電流產(chǎn)生電路的半導(dǎo)體器件，從而增加了產(chǎn)品的可靠性。
權(quán)利要求
1.一種基準電流產(chǎn)生電路，包括在第一和第二電壓之間具有電阻裝置和MOS晶體管的電壓產(chǎn)生裝置，用于輸出恒定的電壓，以及在所述恒定電壓與所述第二電壓之間連接的MOS二極管裝置和電阻器R1，從而輸出一個大小為從所述恒定電壓中減去所述MOS晶體管的閥值電壓再除以所述的電阻器R1的阻值的恒定電流。
2.如權(quán)利要求1的基準電流產(chǎn)生電路，其中所述的電壓產(chǎn)生裝置包括一個第一MOS晶體管MP1，其源極接于所述的第一電壓，其控制極接于所述的第二電壓;一個第二MOS晶體管MN1，其漏極接于所述的第一MOS晶體管的漏極，其源極接于所述的第二電壓;一個第三MOS晶體管MP2，其源極接于所述的第一電壓，其控制極和漏極互接;以及一個第四MOS晶體管MN2，其漏極接于所述第三MOS晶體管的控制極，其控制極接于所述第二MOS晶體管的漏極，其源極接于所述第二MOS晶體管的控制極。
3.如權(quán)利要求2的基準電流產(chǎn)生電路，其中所述的MOS二極管裝置MN3包括接于所述電阻器的漏極和控制極，以及一個接于所述第二電壓的源極。
4.如權(quán)利要求2的基準電流產(chǎn)生電路，其中所述的MOS二極管裝置包括一個第一MMOS晶體管MN5，其漏極和控制極接于所述的電阻器，其源極接于所述的襯底;以及一個第二PMOS晶體管MP3、其源極接于所述的第一NMOS晶體管的源極和所述的襯底，其漏極和控制極接于所述的第二電壓。
5.如權(quán)利要求1的基準電流產(chǎn)生電路，其中所述的恒定電壓大于所述MOS二極管裝置的所述閥值電壓。
6.如權(quán)利要求1的基準電流產(chǎn)生電路，其中所述的恒定電壓利用反偏電壓差調(diào)整所述的MOS二極管裝置閥值電壓差。
7.如權(quán)利要求1的基準電流產(chǎn)生裝置，其中所述的電壓產(chǎn)生裝置包括一個第一MOS晶體管MP1，其源極接于所述的第一電壓，其控制極接于所述的第二電壓;一個第二MOS晶體管MN1，其漏極接于所述第一MOS晶體管的漏極，其源極接于所述的第二電壓，而其襯底加有一個第三電壓;一個第三MOS晶體管MP2，其源極接于所述第一電壓，其控制極和漏極互接;以及一個第四MOS晶體管MN2，其漏極接于所述第三MOS晶體管的控制極，其控制極接于所述第二MOS晶體管的漏極，其源極接于所述第二MOS晶體管的控制極，而其襯底加有所述第三電壓。
8.如權(quán)利要求7的基準電流產(chǎn)生電路，其中所述的MOS二極管裝置MN3包括接于所述電阻器的漏極和控制極，以及接于所述第二電壓和襯底的源極。
全文摘要
一種基準電流產(chǎn)生電路，包括在第一及第二電壓間具有電阻裝置和MOS晶體管用于輸出恒定電壓的產(chǎn)生電路，以及一個接于恒定電壓和第二電壓之間MOS二極管和電阻器R1，從而輸出大小為恒定電壓減去MOS晶體管的閾值電壓再除以電阻R1的阻值的恒定電流。因此，可以輸出一個不易受溫度和工藝變化影響的基準電流。
文檔編號G05F3/24GK1065532SQ9210310
公開日1992年10月21日 申請日期1992年4月28日 優(yōu)先權(quán)日1992年3月20日
發(fā)明者李在鎣, 李東宰 申請人:三星電子株式會社