路10判斷出輸出 電壓VSUP的電壓電平小于參考電壓VKF的電壓電平時(shí)，控制電路10將會(huì)控制所述多個(gè)開關(guān) 晶體管M_1?M_n其中之一或多個(gè)導(dǎo)通，使得晶體管陣列12的等效電阻值（equivalent resistancevalue)逐漸上升，造成流經(jīng)晶體管陣列12內(nèi)的驅(qū)動(dòng)電流增加，使得輸出電壓 VSUP亦逐漸上升，直至輸出電壓VSUP的電壓電平大于或等于參考電壓VKF的電壓電平。另一 方面，當(dāng)控制電路10判斷出輸出電壓VSUP的電壓電平大于參考電壓VKF的電壓電平時(shí)，控制 電路10將會(huì)控制所述多個(gè)開關(guān)晶體管M_1?M_n其中之一或多個(gè)截止，使得晶體管陣列12 的等效電阻值下降，造成流經(jīng)晶體管陣列12內(nèi)的驅(qū)動(dòng)電流降低，使得輸出電壓VSUP的電壓 電平會(huì)小于或等于參考電壓VKF的電壓電平，且當(dāng)輸出電壓VSUP的電壓電平小于參考電壓VKF 的電壓電平時(shí)，控制電路10將會(huì)重新執(zhí)行上述的操作，故不再贅述。換句話說，所述多個(gè)開 關(guān)晶體管M_1?M_n用以調(diào)整輸出電壓VSUP的電壓電平。
[0052] 為了更清楚地說明控制電路10的詳細(xì)操作情況，請(qǐng)參照?qǐng)D2,圖2為根據(jù)圖1的 控制電路的細(xì)部功能方塊圖。如圖2所示，控制電路10主要包括有多個(gè)驅(qū)動(dòng)模塊100_1? 100_n、第一反射模塊102以及第二反射模塊104,其中所述多個(gè)驅(qū)動(dòng)模塊100_1?100_n互 相電性連接，且每一個(gè)驅(qū)動(dòng)模塊1〇〇_1?l〇〇_n皆接收參考電壓VKF與輸出電壓VSUP，且每一 個(gè)驅(qū)動(dòng)模塊1〇〇_1?l〇〇_n各自的輸出端OUT_l?OUT_n分別電性連接晶體管陣列12中 的所述多個(gè)開關(guān)晶體管M_1?M_n其中之一的控制端。
[0053] 每一個(gè)驅(qū)動(dòng)模塊100_1?100_n皆具有第一輸入引腳PIN_1、第一輸出引腳 PIN_2、第二輸入引腳PIN_3以及第二輸出引腳PIN_4。第一反射模塊102具有第一輸入引 腳PIN_1、第一輸出引腳PIN_2、第二輸入引腳PIN_3以及第三輸入引腳PIN_4。第二反射 模塊104具有輸入引腳PIN_1與輸出引腳PIN_4。其中，第一反射模塊102的第一輸出引 腳PIN_2直接地電性連接驅(qū)動(dòng)模塊100_1的第一輸入引腳PIN_1，驅(qū)動(dòng)模塊100_n的第一 輸出引腳PIN_2直接地電性連接第二反射模塊104的輸入引腳PIN_1，而其他的驅(qū)動(dòng)模塊 (100_1?100n-l)的第一輸出引腳PIN_2則是直接地電性連接下一級(jí)驅(qū)動(dòng)模塊（100_2? l〇〇_n)的第一輸入引腳PIN_1。第一反射模塊102的第二輸入引腳PIN_3與第三輸入引腳 PIN_4分別直接地電性連接驅(qū)動(dòng)模塊100_2的第二輸出引腳PIN_4與驅(qū)動(dòng)模塊100_1的第 二輸出引腳PIN_4,第二反射模塊104的輸出引腳PIN_4直接地電性連接驅(qū)動(dòng)模塊100_n-l 的第二輸入引腳PIN_3,而其他的驅(qū)動(dòng)模塊（100_3?100_n)的第二輸出引腳PIN_4則是直 接地電性連接前兩級(jí)驅(qū)動(dòng)模塊（100_1?100_n-2)的第二輸入引腳PIN_3。此外，驅(qū)動(dòng)模塊 l〇〇_n的第二輸入引腳PIN_3則為接地。
[0054] 在實(shí)際的操作中，所述多個(gè)驅(qū)動(dòng)模塊100_1?100_n中的第i級(jí)驅(qū)動(dòng)模塊100_i 的第一輸入引腳PIN_1在接收到觸發(fā)信號(hào)時(shí)，第i級(jí)驅(qū)動(dòng)模塊100_i會(huì)依據(jù)參考電壓VKF與 輸出電壓VSUP的比較結(jié)果而選擇性地控制對(duì)應(yīng)于第i級(jí)驅(qū)動(dòng)模塊100」的開關(guān)晶體管M_i 進(jìn)行導(dǎo)通或截止，其中i為小于等于n的正整數(shù)。
[0055] 第一反射模塊102用以對(duì)驅(qū)動(dòng)模塊100_1 (第一級(jí)驅(qū)動(dòng)模塊）的第一輸入引腳 PIN_1提供觸發(fā)信號(hào)。此外，當(dāng)?shù)谝环瓷淠K102接收到由驅(qū)動(dòng)模塊100_1的第二輸出引腳 PIN_4或驅(qū)動(dòng)模塊100_2 (第二級(jí)驅(qū)動(dòng)模塊）的第二輸出引腳PIN_4所反相的觸發(fā)信號(hào)時(shí)， 第一反射模塊102會(huì)將此觸發(fā)信號(hào)輸入至驅(qū)動(dòng)模塊100_1的第一輸入引腳PIN_1。第二反 射模塊104的第一輸入引腳PIN_1用以接收由驅(qū)動(dòng)模塊100_n(即最后一級(jí)驅(qū)動(dòng)模塊）的 第一輸出引腳PIN_2所輸出的觸發(fā)信號(hào)，并通過第二反射模塊104的輸出引腳PIN_4將上 述驅(qū)動(dòng)模塊l〇〇_n所輸出的觸發(fā)信號(hào)反相至驅(qū)動(dòng)模塊100_n-l(即倒數(shù)第二級(jí)驅(qū)動(dòng)模塊） 的第二輸入引腳PIN_3,以作為輸入至驅(qū)動(dòng)模塊100_n的觸發(fā)信號(hào)。換句話說，第一反射模 塊102與第二反射模塊104用以確保穩(wěn)壓器1于輸出電壓VSUP的轉(zhuǎn)換期間能正確運(yùn)行。
[0056] 請(qǐng)參照?qǐng)D3,圖3為根據(jù)圖2的某一級(jí)驅(qū)動(dòng)模塊的電路示意圖。如圖3所示，第i級(jí) 驅(qū)動(dòng)模塊l〇〇_i主要包括有放大器l〇〇〇、SR觸發(fā)器1002、多工器1004、第一延遲單元1006、 MullerC邏輯門1008、AND邏輯門1010、0R邏輯門1012以及第二延遲單元1014。其中，放 大器1000的兩個(gè)輸入端分別用以接收參考電壓VKF與輸出電壓VSUP，且放大器1000用以接 收輸出電壓VSUP的輸入端還電性連接開關(guān)晶體管M_i的第二端，放大器1000的兩個(gè)輸出端 分別電性連接SR觸發(fā)器1002的S端與R端，而放大器1000的控制端則是電性連接到第i 級(jí)驅(qū)動(dòng)模塊l〇〇_i的第一輸入引腳PIN_1。
[0057]SR觸發(fā)器1002的輸出端（Q端）即為控制電路10中的輸出端0UT_i，且電性連接 開關(guān)晶體管M_i的控制端。第一延遲單元1006電性連接于第i級(jí)驅(qū)動(dòng)模塊100」的第一 輸入引腳PIN_1與MullerC邏輯門1008的其中一個(gè)輸入端之間，MullerC邏輯門1008的 另一個(gè)輸入端則是電性連接第二延遲單元1014與AND邏輯門1010的其中一個(gè)輸入端之間 的接線，MullerC邏輯門1008的輸出端電性連接OR邏輯門1012的其中一個(gè)輸入端。OR 邏輯門1012的另一個(gè)輸入端電性連接多工器1004的LCK端，OR邏輯門1012的輸出端電 性連接第二延遲單元1014的一端。第二延遲單元1014的另一端則是電性連接AND邏輯門 1010的其中一個(gè)輸入端與多工器1004的B端。
[0058] AND邏輯門1010的另一個(gè)輸入端電性連接SR觸發(fā)器1002的Q端，AND邏輯門1010 的輸出端電性連接第i級(jí)驅(qū)動(dòng)模塊l〇〇_i的第二輸出引腳PIN_4。第i級(jí)驅(qū)動(dòng)模塊100_i 的第二輸入引腳PIN_3電性連接多工器1004的A端，多工器1004的Z端電性連接第i級(jí) 驅(qū)動(dòng)模塊l〇〇_i的第一輸出引腳PIN_2,且多工器1004的U端、W端以及V端分別電性連接 控制電路10中的輸出端〇UT_i、輸出端0UT_i+l以及輸出端0UT_i+2。此外，多工器1004 還接收一種用以鎖定開關(guān)晶體管M_i為導(dǎo)通狀態(tài)的鎖定信號(hào)LCKB。
[0059] 放大器1000受控于第i級(jí)驅(qū)動(dòng)模塊100_i的第一輸出引腳PIN_1所接收到的觸 發(fā)信號(hào)，以對(duì)參考電壓vKF與輸出電壓VSUP進(jìn)行比較。在實(shí)務(wù)上，放大器1000可以為一種誤 差放大器（erroramplifier)或是可變?cè)鲆娣糯笃鳎╲ariablegainamplifier,VGA),本 揭露在此不加以限制。第一延遲單元1006與第二延遲單元1014分別用以延遲第一時(shí)間區(qū) 間T1與第二時(shí)間區(qū)間T2(將于以下圖4A、圖4B中說明）。
[0060] 在實(shí)際的操作中，當(dāng)MullerC邏輯門1008的輸入端同時(shí)接收到0時(shí)，輸出端會(huì)輸 出0 ;當(dāng)MullerC邏輯門1008的輸入端同時(shí)接收到1時(shí)，輸出端會(huì)輸出1 ;當(dāng)MullerC邏 輯門1008的輸入端接收到1與0時(shí)，輸出端將不會(huì)改變。在實(shí)務(wù)上，多工器1004為一種路 由多工器（pathmultiplexer,PMUX)，其真值表（truthtable)如下列所示：
[0061]
【