一種星載綜合電子cpu翻轉(zhuǎn)加固系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及衛(wèi)星綜合電子抗單粒子設(shè)計(jì)領(lǐng)域，尤其涉及一種星載綜合電子系統(tǒng)及方法。
【背景技術(shù)】
[0002]在一些電磁、輻射環(huán)境比較惡劣的情況下，航天電子器件會(huì)發(fā)生單粒子效應(yīng)，單粒子效應(yīng)有SEU (單粒子翻轉(zhuǎn))、SET (單粒子瞬態(tài))、SEL (單粒子閂鎖)、SED (單粒子擾動(dòng))等多種表現(xiàn)形式，其中SEU為較為常見的一種單粒子效應(yīng)，SEU主要發(fā)生在存儲(chǔ)器件和邏輯電路中，SEU能使電路邏輯狀態(tài)發(fā)生的翻轉(zhuǎn)，導(dǎo)致電路的邏輯錯(cuò)誤，導(dǎo)致系統(tǒng)邏輯狀態(tài)錯(cuò)誤甚至嚴(yán)重時(shí)會(huì)導(dǎo)致系統(tǒng)崩潰這種災(zāi)難性事故。近年來在航天技術(shù)為實(shí)現(xiàn)單粒子防護(hù)多采用多模冗余加多數(shù)選舉技術(shù)、冷熱備份技術(shù)、檢錯(cuò)糾錯(cuò)技術(shù)(EDAC)等。其中EDAC的實(shí)現(xiàn)主要有兩種=CPU芯片自帶EDAC功能和FPGA芯片編程實(shí)現(xiàn)EDAC功能。
[0003]上述的EDAC兩種實(shí)現(xiàn)方法中，第一種方法取決于CPU芯片功能，通常集成于CPU芯片中，要求外部芯片必須滿足該CPU的配置要求，具有使用限制；第二種方法具有可編程的特點(diǎn)，能根據(jù)客戶需求進(jìn)行編程實(shí)現(xiàn)，但由于FPGA也是單粒子敏感元器件，若FPGA發(fā)生單粒子事件，那么其所實(shí)現(xiàn)的EDAC功能也會(huì)受很大影響。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)中問題，本發(fā)明提供了一種星載綜合電子CPU翻轉(zhuǎn)加固系統(tǒng)，系統(tǒng)包括ARM芯片、ASIC芯片、FLASH存儲(chǔ)器和SRAM存儲(chǔ)器，其中ASIC芯片包含4個(gè)8位并行EDAC數(shù)據(jù)生成模塊、4個(gè)8位并行EDAC糾檢碼模塊、一個(gè)看門狗模塊，一個(gè)錯(cuò)誤存儲(chǔ)模塊，F(xiàn)LASH中存有系統(tǒng)引導(dǎo)程序及系統(tǒng)應(yīng)用程序，系統(tǒng)引導(dǎo)程序?qū)?yīng)用程序從FLASH中通過ARM芯片引導(dǎo)入ASIC芯片；在應(yīng)用程序引導(dǎo)入ASIC芯片的時(shí)候采用的是地址線24位、數(shù)據(jù)線32位的方式，讀寫控制線ARM將應(yīng)用程序數(shù)據(jù)寫入ASIC芯片，在ASIC芯片內(nèi)部，每個(gè)32位的應(yīng)用程序數(shù)據(jù)分成4個(gè)8位的獨(dú)立數(shù)據(jù)進(jìn)行并行EDAC編碼，32位的應(yīng)用程序數(shù)據(jù)及生成的4個(gè)5位校驗(yàn)碼分別存入數(shù)據(jù)SRAM和校驗(yàn)碼SRAM。
[0005]一種利用上述所述系統(tǒng)的星載綜合電子CPU翻轉(zhuǎn)加固方法，包括如下步驟:
[0006]步驟一，系統(tǒng)引導(dǎo)程序?qū)?yīng)用程序從FLASH中通過ARM引導(dǎo)入ASIC芯片，進(jìn)入步驟二 ；
[0007]步驟二，在應(yīng)用程序引導(dǎo)入ASIC芯片的時(shí)候采用的是地址線24位、數(shù)據(jù)線32位的方式，通過讀寫控制線ARM將應(yīng)用程序數(shù)據(jù)寫入ASIC芯片，在ASIC芯片內(nèi)部將每個(gè)32位的應(yīng)用程序數(shù)據(jù)分成4個(gè)8位的獨(dú)立數(shù)據(jù)進(jìn)行并行EDAC編碼，對(duì)一個(gè)32位數(shù)據(jù)進(jìn)行EDAC編碼時(shí)能生成4個(gè)5位的校驗(yàn)碼，進(jìn)入步驟三；
[0008]步驟三，將32位的應(yīng)用程序數(shù)據(jù)及生成的4個(gè)5位校驗(yàn)碼分別存入數(shù)據(jù)SRAM和校驗(yàn)碼SRAM，進(jìn)入步驟四；
[0009]步驟四，當(dāng)ARM芯片從SRAM里調(diào)用應(yīng)用程序的時(shí)候，應(yīng)用程序數(shù)據(jù)和EDAC校驗(yàn)碼分別從數(shù)據(jù)SRAM和校驗(yàn)碼SRAM里讀出，并進(jìn)行糾檢錯(cuò)；在ASIC芯片進(jìn)行EDAC糾檢錯(cuò)的操作的過程中如果發(fā)現(xiàn)數(shù)據(jù)有錯(cuò)，ASIC判斷是I位錯(cuò)還是2位及更多位錯(cuò)，如果是I位錯(cuò)，將產(chǎn)生單錯(cuò)中斷信號(hào)給ARM，并將發(fā)生錯(cuò)誤的地址及糾正后的數(shù)據(jù)存儲(chǔ)在具有16個(gè)存儲(chǔ)空間的FIFO中，如果是2位及更多位錯(cuò)，則發(fā)出給ARM的復(fù)位信號(hào)，系統(tǒng)重新啟動(dòng)引導(dǎo)程序，進(jìn)入步驟二 ；
[0010]步驟五，當(dāng)ARM芯片讀取數(shù)據(jù)無錯(cuò)誤位時(shí)會(huì)正常調(diào)用數(shù)據(jù)，當(dāng)ARM芯片接收到ASIC芯片的單錯(cuò)中斷信號(hào)時(shí)會(huì)讀取ASIC芯片中FIFO所存儲(chǔ)的錯(cuò)誤地址及糾正后數(shù)據(jù)，再將正確的數(shù)據(jù)值回寫入對(duì)應(yīng)地址的數(shù)據(jù)SRAM中去；
[0011]步驟六，ASIC芯片包含看門狗程序，定期給ARM芯片喂狗，一旦ARM芯片發(fā)現(xiàn)ASIC芯片一定時(shí)間沒進(jìn)行喂狗則向ASIC復(fù)位管腳發(fā)送復(fù)位信號(hào)，并重新啟動(dòng)引導(dǎo)程序，進(jìn)入步驟二。
[0012]作為本發(fā)明的進(jìn)一步改進(jìn)，步驟六的一定時(shí)間為5秒至7秒。
[0013]作為本發(fā)明的進(jìn)一步改進(jìn)，步驟六的一定時(shí)間為6秒。
[0014]本發(fā)明的有益效果是:本發(fā)明利用抗輻照ASIC技術(shù)、改進(jìn)的EDAC技術(shù)將ARM芯片和FLASH、SRAM有機(jī)融合在一起，形成了一個(gè)高可靠性的星載綜合電子系統(tǒng)，該系統(tǒng)能有效防護(hù)空間單粒子效應(yīng)，大大降低在惡劣輻射環(huán)境下ARM芯片運(yùn)行時(shí)發(fā)生單粒子事件的概率。
【附圖說明】
[0015]圖1是本發(fā)明的系統(tǒng)結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步說明。
[0017]本發(fā)明提供一種星載綜合電子CPU邏輯翻轉(zhuǎn)加固的方法，該方法通過多種措施的有機(jī)融合，實(shí)現(xiàn)對(duì)星載綜合電子CPU在運(yùn)行過程中對(duì)單粒子事件的檢錯(cuò)、糾錯(cuò)，大大提高星載綜合電子CPU在惡劣輻射環(huán)境下的抗單粒子效應(yīng)能力。
[0018]一種星載綜合電子CPU翻轉(zhuǎn)加固系統(tǒng)，其特征在于:系統(tǒng)包括ARM芯片、ASIC芯片、FLASH存儲(chǔ)器和SRAM存儲(chǔ)器，其中ASIC芯片包含4個(gè)8位并行EDAC數(shù)據(jù)生成模塊、4個(gè)8位并行EDAC糾檢碼模塊、一個(gè)看門狗模塊，一個(gè)錯(cuò)誤存儲(chǔ)模塊，F(xiàn)LASH中存有系統(tǒng)引導(dǎo)程序及系統(tǒng)應(yīng)用程序，系統(tǒng)引導(dǎo)程序?qū)?yīng)用程序從FLASH中通過ARM芯片引導(dǎo)入ASIC芯片；在應(yīng)用程序引導(dǎo)入ASIC芯片的時(shí)候采用的是地址線24位、數(shù)據(jù)線32位的方式，讀寫控制線ARM將應(yīng)用程序數(shù)據(jù)寫入ASIC芯片，在ASIC芯片內(nèi)部，每個(gè)32位的應(yīng)用程序數(shù)據(jù)分成4個(gè)8位的獨(dú)立數(shù)據(jù)進(jìn)行并行EDAC編碼，32位的應(yīng)用程序數(shù)據(jù)及生成的4個(gè)5位校驗(yàn)碼分別存入數(shù)據(jù)SRAM和校驗(yàn)碼SRAM。
[0019]本發(fā)明的上述目的主要通過如下技術(shù)方案予以實(shí)現(xiàn):
[0020]一種星載綜合電子CPU翻轉(zhuǎn)加固方法，通過星載綜合電子CPU翻轉(zhuǎn)加固系統(tǒng)實(shí)現(xiàn)，所述星載綜合電子CPU翻轉(zhuǎn)加固系統(tǒng)包括ARM芯片、ASIC芯片、FLASH存儲(chǔ)器和SRAM存儲(chǔ)器，其中ASIC芯片包含4個(gè)8位并行EDAC數(shù)據(jù)生成模塊、4個(gè)8位并行EDAC糾檢碼模塊、一個(gè)看門狗模塊，一個(gè)錯(cuò)誤存儲(chǔ)模塊，具體包括如下步驟:
[0021]步驟一，系統(tǒng)上電，在FLASH中存有系統(tǒng)引導(dǎo)程序及系統(tǒng)應(yīng)用程序，系統(tǒng)引導(dǎo)程序?qū)⒊绦驈腇LASH中通過ARM弓I導(dǎo)入ASIC芯片，進(jìn)入步驟二 ；
[0022]步驟二，在應(yīng)用程序引導(dǎo)入ASIC芯片的時(shí)候采用的是地址線24位、數(shù)據(jù)線32位的方式，通過讀寫控制線ARM將應(yīng)用程序數(shù)據(jù)寫入ASIC芯片，在ASIC芯片內(nèi)部將每個(gè)32位的應(yīng)用程序數(shù)據(jù)分成4個(gè)8位的獨(dú)立數(shù)據(jù)進(jìn)行并行EDAC編碼，即對(duì)一個(gè)32位數(shù)據(jù)進(jìn)行EDAC編碼時(shí)能生成4個(gè)5位的校驗(yàn)碼，進(jìn)入步驟三；
[0023]步驟三，將32位的應(yīng)用程序數(shù)據(jù)及生成的4個(gè)5位校驗(yàn)碼分別存入數(shù)據(jù)SRAM和校驗(yàn)碼SRAM，進(jìn)入步驟四；
[0024]步驟四，當(dāng)ARM芯片從SRAM里調(diào)用應(yīng)用程序的時(shí)候，應(yīng)用程序數(shù)據(jù)和EDAC校驗(yàn)碼分別從數(shù)據(jù)SRAM和校驗(yàn)碼SRAM里讀出，并進(jìn)行糾檢錯(cuò)。每個(gè)8位數(shù)據(jù)的EDAC校驗(yàn)?zāi)軐?shí)現(xiàn)糾一檢二功能，由于我們?cè)趯?duì)32位數(shù)據(jù)進(jìn)行EDAC校驗(yàn)是采取4個(gè)并行8位的方式，因此我們實(shí)際上能實(shí)現(xiàn)最多糾4檢8的功能，這大大提高了 EDAC的糾檢錯(cuò)能力。在ASIC芯片進(jìn)行EDAC糾檢錯(cuò)的操作的過程中如果發(fā)現(xiàn)數(shù)據(jù)有錯(cuò)，ASIC判斷是I位錯(cuò)還是2位及更多位錯(cuò)，如果是I位錯(cuò)，將產(chǎn)生單錯(cuò)中斷給ARM，并將發(fā)生錯(cuò)誤的地址及糾正后的數(shù)據(jù)存儲(chǔ)在具有16個(gè)存儲(chǔ)空間的FIFO中，如果是2位及更多位錯(cuò)，則發(fā)出給ARM的復(fù)位信號(hào)，系統(tǒng)重新啟動(dòng)引導(dǎo)程序，進(jìn)入步驟二；
[0025]步驟五，當(dāng)ARM芯片讀取數(shù)據(jù)無錯(cuò)誤位時(shí)會(huì)正常調(diào)用數(shù)據(jù)，當(dāng)ARM芯片接收到ASIC芯片的單錯(cuò)中斷信號(hào)時(shí)會(huì)讀取ASIC芯片中FIFO所存儲(chǔ)的錯(cuò)誤地址及糾正后數(shù)據(jù)，再將正確的數(shù)據(jù)值回寫入對(duì)應(yīng)地址的數(shù)據(jù)SRAM中去；
[0026]步驟六，ASIC芯片包含看門狗程序，定期給ARM芯片喂狗，一旦ARM芯片發(fā)現(xiàn)ASIC芯片長時(shí)間沒進(jìn)行喂狗則向ASIC復(fù)位管腳發(fā)送復(fù)位信號(hào)，并重新啟動(dòng)引導(dǎo)程序，進(jìn)入步驟
--O
[0027]以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種星載綜合電子CPU翻轉(zhuǎn)加固系統(tǒng)，其特征在于:系統(tǒng)包括ARM芯片、ASIC芯片、FLASH存儲(chǔ)器和SRAM存儲(chǔ)器，其中ASIC芯片包含4個(gè)8位并行EDAC數(shù)據(jù)生成模塊、4個(gè)8位并行EDAC糾檢碼模塊、一個(gè)看門狗模塊，一個(gè)錯(cuò)誤存儲(chǔ)模塊，F(xiàn)LASH中存有系統(tǒng)引導(dǎo)程序及系統(tǒng)應(yīng)用程序，系統(tǒng)引導(dǎo)程序?qū)?yīng)用程序從FLASH中通過ARM芯片引導(dǎo)入ASIC芯片；在應(yīng)用程序引導(dǎo)入ASIC芯片的時(shí)候采用的是地址線24位、數(shù)據(jù)線32位的方式，讀寫控制線ARM將應(yīng)用程序數(shù)據(jù)寫入ASIC芯片，在ASIC芯片內(nèi)部，每個(gè)32位的應(yīng)用程序數(shù)據(jù)分成4個(gè)8位的獨(dú)立數(shù)據(jù)進(jìn)行并行EDAC編碼，32位的應(yīng)用程序數(shù)據(jù)及生成的4個(gè)5位校驗(yàn)碼分別存入數(shù)據(jù)SRAM和校驗(yàn)碼SRAM。
2.一種利用權(quán)利要求1所述系統(tǒng)的星載綜合電子CPU翻轉(zhuǎn)加固方法，其特征在于，包括如下步驟: 步驟一，系統(tǒng)弓I導(dǎo)程序?qū)?yīng)用程序從FLASH中通過ARM引導(dǎo)入ASIC芯片，進(jìn)入步驟二 ； 步驟二，在應(yīng)用程序引導(dǎo)入ASIC芯片的時(shí)候采用的是地址線24位、數(shù)據(jù)線32位的方式，通過讀寫控制線ARM將應(yīng)用程序數(shù)據(jù)寫入ASIC芯片，在ASIC芯片內(nèi)部將每個(gè)32位的應(yīng)用程序數(shù)據(jù)分成4個(gè)8位的獨(dú)立數(shù)據(jù)進(jìn)行并行EDAC編碼，對(duì)一個(gè)32位數(shù)據(jù)進(jìn)行EDAC編碼時(shí)能生成4個(gè)5位的校驗(yàn)碼，進(jìn)入步驟三； 步驟三，將32位的應(yīng)用程序數(shù)據(jù)及生成的4個(gè)5位校驗(yàn)碼分別存入數(shù)據(jù)SRAM和校驗(yàn)碼SRAM，進(jìn)入步驟四； 步驟四，當(dāng)ARM芯片從SRAM里調(diào)用應(yīng)用程序的時(shí)候，應(yīng)用程序數(shù)據(jù)和EDAC校驗(yàn)碼分別從數(shù)據(jù)SRAM和校驗(yàn)碼SRAM里讀出，并進(jìn)行糾檢錯(cuò)；在ASIC芯片進(jìn)行EDAC糾檢錯(cuò)的操作的過程中如果發(fā)現(xiàn)數(shù)據(jù)有錯(cuò)，ASIC判斷是I位錯(cuò)還是2位及更多位錯(cuò)，如果是I位錯(cuò)，將產(chǎn)生單錯(cuò)中斷信號(hào)給ARM，并將發(fā)生錯(cuò)誤的地址及糾正后的數(shù)據(jù)存儲(chǔ)在具有16個(gè)存儲(chǔ)空間的FIFO中，如果是2位及更多位錯(cuò)，則發(fā)出給ARM的復(fù)位信號(hào)，系統(tǒng)重新啟動(dòng)引導(dǎo)程序，進(jìn)入步驟二 ； 步驟五，當(dāng)ARM芯片讀取數(shù)據(jù)無錯(cuò)誤位時(shí)會(huì)正常調(diào)用數(shù)據(jù)，當(dāng)ARM芯片接收到ASIC芯片的單錯(cuò)中斷信號(hào)時(shí)會(huì)讀取ASIC芯片中FIFO所存儲(chǔ)的錯(cuò)誤地址及糾正后數(shù)據(jù)，再將正確的數(shù)據(jù)值回寫入對(duì)應(yīng)地址的數(shù)據(jù)SRAM中去； 步驟六，ASIC芯片包含看門狗程序，定期給ARM芯片喂狗，一旦ARM芯片發(fā)現(xiàn)ASIC芯片一定時(shí)間沒進(jìn)行喂狗則向ASIC復(fù)位管腳發(fā)送復(fù)位信號(hào)，并重新啟動(dòng)引導(dǎo)程序，進(jìn)入步驟--O
3.根據(jù)權(quán)利要求2所述方法，其特征在于，包括如下步驟:步驟六的一定時(shí)間為5秒至7秒。
4.根據(jù)權(quán)利要求3所述方法，其特征在于，包括如下步驟:步驟六的一定時(shí)間為6秒。
【專利摘要】本發(fā)明提供了一種星載綜合電子CPU翻轉(zhuǎn)加固系統(tǒng)及方法，本發(fā)明通過多種措施的有機(jī)融合，實(shí)現(xiàn)對(duì)星載綜合電子CPU在運(yùn)行過程中對(duì)單粒子事件的檢錯(cuò)、糾錯(cuò)，大大提高星載綜合電子CPU在惡劣輻射環(huán)境下的抗單粒子效應(yīng)能力。本發(fā)明利用抗輻照ASIC技術(shù)、改進(jìn)的EDAC技術(shù)將ARM芯片和FLASH、SRAM有機(jī)融合在一起，形成了一個(gè)高可靠性的星載綜合電子系統(tǒng)，該系統(tǒng)能有效防護(hù)空間單粒子效應(yīng)，大大降低在惡劣輻射環(huán)境下ARM芯片運(yùn)行時(shí)發(fā)生單粒子事件的概率。
【IPC分類】G05B19-042
【公開號(hào)】CN104597807
【申請(qǐng)?zhí)枴緾N201410756996
【發(fā)明人】柯廣賢, 黃維達(dá), 蒲衛(wèi)華
【申請(qǐng)人】深圳航天東方紅海特衛(wèi)星有限公司
【公開日】2015年5月6日
【申請(qǐng)日】2014年12月10日