[0052] 所述第二分壓電阻串的另一端接地，并且所述第一分壓電阻串的抽頭輸出所述基 準(zhǔn)信號(hào)陣列。
[0053] 與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn)：
[0054] 本發(fā)明實(shí)施例的基準(zhǔn)電壓產(chǎn)生單元，包括耦接于所述修調(diào)單元的至少兩組電阻 串，增大了基準(zhǔn)電壓的可調(diào)整范圍，因此當(dāng)出現(xiàn)工藝偏差時(shí)，可以通過(guò)所述至少兩組的電阻 串的抽頭進(jìn)行調(diào)整，得到理想的輸出基準(zhǔn)電壓，從而以較小的代價(jià)實(shí)現(xiàn)了修調(diào)單元。
[0055] 進(jìn)一步，由于全部采用CMOS技術(shù)，因此具有結(jié)構(gòu)簡(jiǎn)單以及在其他CMOS工藝線上實(shí) 現(xiàn)方便、兼容性好、可移植性好的優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0056] 圖1是本發(fā)明實(shí)施例的一種電壓基準(zhǔn)電路的結(jié)構(gòu)示意圖；
[0057] 圖2是本發(fā)明實(shí)施例的一種電阻串的結(jié)構(gòu)示意圖；
[0058] 圖3是本發(fā)明實(shí)施例的一種電壓基準(zhǔn)電路中的基準(zhǔn)電壓產(chǎn)生單元和修調(diào)單元的 結(jié)構(gòu)示意圖；
[0059] 圖4是本發(fā)明實(shí)施例的一種啟動(dòng)單元的結(jié)構(gòu)示意圖；
[0060] 圖5是本發(fā)明實(shí)施例的另一種啟動(dòng)單元的結(jié)構(gòu)示意圖；
[0061] 圖6是本發(fā)明實(shí)施例的一種電壓基準(zhǔn)電路的結(jié)構(gòu)示意圖；
[0062] 圖7是本發(fā)明實(shí)施例的一種輸出緩沖單元的結(jié)構(gòu)示意圖；
[0063] 圖8是本發(fā)明實(shí)施例的另一種輸出緩沖單元的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0064] 傳統(tǒng)的電壓源是帶隙基準(zhǔn)電壓源，其原理是通過(guò)采用正溫度系數(shù)的ΛVbe和負(fù)溫 度系數(shù)的V be加權(quán)求和得到溫度補(bǔ)償?shù)幕鶞?zhǔn)電壓，使得最終得到的基準(zhǔn)輸出基本恒定在 I. 25V左右。然而在傳統(tǒng)的峰值電流源電路中，當(dāng)出現(xiàn)工藝偏差時(shí)，基準(zhǔn)電壓的可調(diào)整范圍 很小，難以得到符合設(shè)計(jì)要求的基準(zhǔn)電壓。為修正工藝波動(dòng)對(duì)基準(zhǔn)電壓的影響，還要求重新 設(shè)計(jì)修調(diào)電路。
[0065] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明 的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0066] 圖1示出了本發(fā)明實(shí)施例中的一種電壓基準(zhǔn)電路的結(jié)構(gòu)示意圖。如圖1所示，所 述電壓基準(zhǔn)電路可以包括：?jiǎn)?dòng)單元101、基準(zhǔn)電壓產(chǎn)生單元102、修調(diào)單元103以及輸出緩 沖單元104。
[0067] 所述啟動(dòng)單元101用于幫助所述基準(zhǔn)電壓產(chǎn)生單元正常啟動(dòng)。
[0068] 在具體實(shí)施中，所述啟動(dòng)單元101可包括：檢測(cè)模塊、判斷模塊以及電壓拉動(dòng)模 塊。其中，所述檢測(cè)模塊用于檢測(cè)所述基準(zhǔn)電壓產(chǎn)生單元102的電壓或電流。所述判斷模 塊。用于根據(jù)所述基準(zhǔn)電壓產(chǎn)生單元102的電壓或電流，判斷所述基準(zhǔn)電壓產(chǎn)生單元102 是否啟動(dòng)。所述電壓拉動(dòng)模塊，用于當(dāng)所述基準(zhǔn)電壓產(chǎn)生單元102沒(méi)有啟動(dòng)時(shí)，拉動(dòng)所述基 準(zhǔn)電壓產(chǎn)生單元102脫離零狀態(tài)。
[0069] 所述基準(zhǔn)電壓產(chǎn)生單元102用于產(chǎn)生至少兩路基準(zhǔn)電壓。
[0070] 在具體實(shí)施中，所述基準(zhǔn)電壓產(chǎn)生單元102可以包括分別耦接于所述修調(diào)單元 103的至少兩組電阻串。如圖2所示，可以通過(guò)從所述至少兩組電阻串RJP Rb中抽取相應(yīng) 的抽頭'、V2、V3……VN_ 2、VN_i、Vn，并將所述抽頭連接到所述修調(diào)單元103,即可為所述修調(diào) 單元103提供可選的基準(zhǔn)電壓范圍，從而增大了基準(zhǔn)電壓的可調(diào)整范圍。
[0071] 在具體實(shí)施中，所述基準(zhǔn)電壓產(chǎn)生單元102可以包括電流鏡模塊、峰值電流鏡模 塊以及分壓模塊。
[0072] 其中，所述電流鏡模塊用于在所述基準(zhǔn)電壓產(chǎn)生單元102的分支電路中產(chǎn)生鏡像 電流。所述峰值電流鏡模塊用于在所述基準(zhǔn)電壓產(chǎn)生單元102的分支電路中產(chǎn)生峰值電 流。所述分壓模塊，用于對(duì)所述基準(zhǔn)電壓產(chǎn)生單元102分支電路進(jìn)行分壓，產(chǎn)生至少兩路基 準(zhǔn)電壓。
[0073] 在具體實(shí)施中，所述電流鏡模塊與所述峰值電流鏡模塊連接，且所述電流鏡模塊 為線性的電流鏡結(jié)構(gòu)，所述峰值電流鏡模塊為非線性的電流鏡結(jié)構(gòu)，因此，兩者的相交部分 即為所述基準(zhǔn)電壓產(chǎn)生單元102實(shí)際所處的工作狀態(tài)。
[0074] 在具體實(shí)施中，所述分壓模塊可以包括上述的至少兩組電阻串，用于進(jìn)行分壓，并 產(chǎn)生至少兩路基準(zhǔn)電壓。
[0075] 所述修調(diào)單元103用于從所述至少兩路基準(zhǔn)電壓中選擇一個(gè)基準(zhǔn)電壓，當(dāng)出現(xiàn)器 件的工藝偏差導(dǎo)致所述基準(zhǔn)電壓產(chǎn)生單元102的輸出電壓偏移時(shí)，就可通過(guò)所述修調(diào)單元 103進(jìn)行選擇修正。
[0076] 所述輸出緩沖單元104用于根據(jù)所述修調(diào)單元103選擇的基準(zhǔn)電壓產(chǎn)生基準(zhǔn)信號(hào) 陣列。
[0077] 本發(fā)明實(shí)施例的基準(zhǔn)電壓產(chǎn)生單元102,通過(guò)增加電阻串Rl和電阻串R3,增大了 基準(zhǔn)電壓的可調(diào)整范圍，因此當(dāng)出現(xiàn)工藝偏差時(shí)，可以通過(guò)所述至少兩組的電阻串的抽頭 進(jìn)行調(diào)整，得到理想的輸出基準(zhǔn)電壓，從而以較小的代價(jià)實(shí)現(xiàn)了修調(diào)單元103。
[0078] 圖3示出了本發(fā)明實(shí)施例的一種電壓基準(zhǔn)電路中的基準(zhǔn)電壓產(chǎn)生單元102和修調(diào) 單元103的結(jié)構(gòu)示意圖。結(jié)合圖1和圖3所示，所述基準(zhǔn)電壓產(chǎn)生單元102中的所述第一 分壓模塊可以包括：第一電阻串R1、第二電阻串R2和第三電阻串R3。所述基準(zhǔn)電壓產(chǎn)生單 元102中的峰值電流鏡模塊可以包括：第一晶體管Ml、第二晶體管M2以及所述第二電阻串 R2。所述基準(zhǔn)電壓產(chǎn)生單元102中的電流鏡模塊可以包括：第三晶體管M3以及第四晶體管 M4〇
[0079] 此處第二電阻串R2具有兩種功能，一是傳統(tǒng)峰值電流源中的電壓電流轉(zhuǎn)換電阻， 二是基準(zhǔn)的修調(diào)電阻提供電壓抽頭。由于電阻復(fù)用，因此減少了電阻的數(shù)量，降低了成本。
[0080] 所述第一電阻串R1、所述第二電阻串R2和所述第三電阻串R3順次耦接，并且所述 第一電阻串Rl的一端耦接于所述第二晶體管M2的漏端，所述第三電阻串R3的一端耦接于 所述第四晶體管M4的漏端。所述第一電阻串R1、所述第二電阻串R2和所述第三電阻串R3 的抽頭分別耦接于所述修調(diào)單元103,形成如圖2所示的基準(zhǔn)電壓Vl~VN輸出端。
[0081] 所述第一晶體管Ml的柵端耦接于所述第二電阻串R2和所述第三電阻串R3之間， 漏端耦接于所述基準(zhǔn)電壓產(chǎn)生單元至所述啟動(dòng)單元的輸出端，源端接地。
[0082] 所述第二晶體管M2的柵端耦接于所述第一電阻串Rl和所述第二電阻串R2之間， 源端接地。
[0083] 所述第三晶體管M3的柵端和漏端均耦接于所述基準(zhǔn)電壓產(chǎn)生單元102至所述啟 動(dòng)單元101的輸出端，源端耦接于電源電壓Vdd。
[0084] 所述第四晶體管M4的柵端耦接于所述基準(zhǔn)電壓產(chǎn)生單元至所述啟動(dòng)單元的輸出 端，源端耦接于電源電壓Vdd。
[0085] 在具體實(shí)施中，所述第一晶體管Ml以及所述第二晶體管M2為NMOS晶體管；所述 第三晶體管M3以及所述第四晶體管M4均為PMOS晶體管。所述第三晶體管M3和所述第四 晶體管M4的尺寸相同，兩者形成所述基準(zhǔn)電壓產(chǎn)生單元102的電流鏡模塊。因此流過(guò)所述 基準(zhǔn)電壓產(chǎn)生單元102中兩個(gè)支路的電流相等，設(shè)均為I D。
[0086] 所述第一晶體管Ml和所述第二晶體管M2的柵長(zhǎng)相等，且所述第二晶體管M2的柵 寬是第一晶體管Ml的K倍。如圖3所示，由于所述第一晶體管Ml的柵端和所述第二晶體 管M2的柵端分別耦接于所述電阻串R2的兩端，因此兩者的柵源電壓之差為電阻串R2上的 電壓AV es= Ves2-Vesi，進(jìn)而可以得到所述電流Id=