自適應輸出超低靜態(tài)電流的低壓差線性穩(wěn)壓器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及大規(guī)模集成電路，低壓低功耗電路，低壓差線性穩(wěn)壓器(LDO)。具體講，涉及自適應輸出超低靜態(tài)電流的低壓差線性穩(wěn)壓器。
【背景技術(shù)】
[0002]現(xiàn)代高速發(fā)展的電源管理單元需要許多的電壓調(diào)制器來對每個功能模塊來供電。對于高性能、高靈敏度的數(shù)?；蛘呋旌闲盘柕哪K，低壓差線性穩(wěn)壓器(LDO)是非常理想的選擇。但是在驅(qū)動數(shù)百Pf的負載電容情況下，LDO能夠保持穩(wěn)定是很不容易的。無輸出電容LDO(OCL-LDO)的研宄是非常熱門的方向，因為它能夠降低芯片上數(shù)百個I/O pad的連線之間的寄生電容對芯片內(nèi)部的影響。
[0003]另外對于手機電池這類便攜式的單元，低靜態(tài)供電電流時非常關(guān)鍵的，因為它可延長電池的壽命。無輸出電容LDO可以對電池的靜態(tài)功耗和LDO的環(huán)路穩(wěn)定性以及暫態(tài)響應等性能進行折中考慮。

【發(fā)明內(nèi)容】

[0004]為克服現(xiàn)有技術(shù)的不足，提供一種自適應輸出超低靜態(tài)電流的LD0。該LDO電路可以在寬范圍的負載情況下保持高度穩(wěn)定，尤其是在無負載情況下，具有超低的靜態(tài)電流和快速響應的特點。本發(fā)明采取的技術(shù)方案是:自適應輸出超低靜態(tài)電流的低壓差線性穩(wěn)壓器，由兩個增益放大級、兩個CMOS功率晶體管回路、一個反饋回路、減小過沖回路和一個頻率補償回路組成。輸入信號由第一增益放大級的反相輸入端輸入后依次經(jīng)第二放大級、第一 CMOS功率晶體管回路輸出；第一增益放大級的輸出還通過第二 CMOS功率晶體管回路直接輸出到第一 CMOS功率晶體管回路輸出端；反饋回路連接在第一增益放大級的同相輸入端、第一 CMOS功率晶體管回路輸出端之間；頻率補償回路連接在第一增益放大級的輸出端、第一CMOS功率晶體管回路輸出端之間；減小過沖回路連接到第一CMOS功率晶體管回路輸出端。
[0005]所述LDO具體結(jié)構(gòu)為:由第一至第十四PMOS晶體管M10、M11、M12、M15、M16、M101、M21、M22、M131、M23、M26、M27、MP1、MP2 以及第一至第十六 NMOS 晶體管 M13、M14、M132、M133、M17、M18、M171、M181、M19、M20、M24、M25、M28、M31、M321、M322 共 30 個 MOS 晶體管、四個電容即補償電容Ca、Cm、Cz、CL以及五個電阻即電阻Rl、R2、Rm、Rz、RL共同構(gòu)成；其中:
[0006]第一至第十四PMOS 晶體管 M10、M11、M12、M15、M16、M101、M21、M22、M23、M26、M27、MPUMP2的源極共同接供電電源VDD ;除了第二至第三PMOS晶體管M11、M12外，第一、第四至第十四 PMOS 晶體管 M10、M15、M16、M101、M21、M22、M23、M26、M27、MP1、MP2 的襯底端接供電電源VDD ;第一至第八、第^^一至第十四、第十六NMOS晶體管M13、M14、M132、M133、M17、M18、M171、M181、M24、M25、M28、M31、M322的源極共同接地GND ;第一至第十六NMOS晶體管M13、M14、M132、M133、M17、M18、M171、M181、M19、M20、M24、M25、M28、M31、M321、M322 的襯底端接地GND ；
[0007]第一 PMOS晶體管MlO的柵極共同接第一偏置電壓Vbl、漏極接第二至第三PMOS晶體管M11、M12的源極和襯底以及第四PMOS晶體管M15的漏極；第六PMOS晶體管M10、M101的柵極共同接第一偏置電壓Vbl ;第一至第二 PMOS晶體管M11、M12的柵極分別接共模輸入電壓Vcm和參考基準電壓Vref端；第一 PMOS晶體管Mll、第一、第五NMOS晶體管M13、M17的漏極、第七NMOS晶體管M171的柵極共同接第九NMOS晶體管M19的源極；第二 PMOS晶體管M12、第二 NMOS晶體管M14、第六NMOS晶體管M18的漏極、第八NMOS晶體管M181的柵極、第一電容Ca的左端共同接第十NMOS晶體管M20的源極；
[0008]第七NMOS晶體管M171的漏極、第九NMOS晶體管M19的柵極共同接第一電阻Rl的下端；第八NMOS晶體管M181的漏極、第十NMOS晶體管M20的柵極共同接第二電阻R2的下端；第一至第二電阻Rl、R2的上端共同接第六PMOS晶體管MlOl的漏極；第七至第八PMOS晶體管M21、M22的柵極、第七PMOS晶體管M21的漏極共同接第十NMOS晶體管M19的漏極；第九至第十PMOS晶體管M131、M23、第十三PMOS晶體管MPl的柵極共同接第十NMOS晶體管M20、第八PMOS晶體管M22的漏極；第一至第四NMOS晶體管M13、M14、M132、M133的柵極共同接第九PMOS晶體管M131、第四NMOS晶體管M132的漏極；第五至第六、第十三NMOS晶體管M17、M18、M28的柵極、第三電阻Rm的左端共同接第二偏置電壓Vb2 ；
[0009]第^^一至第十二 NMOS晶體管M24、M25的柵極共同接第i^一 NMOS晶體管M24、第十PMOS晶體管M23的漏極；第十二 NMOS晶體管M25、第^^一 PMOS晶體管M26的漏極、第二電容Cm的上端共同接第十四PMOS晶體管MP2的柵極；第^^一至第十二 PMOS晶體管M26、M27的柵極共同接第十二 PMOS晶體管M27、第十三NMOS晶體管M28的漏極；第十三PMOS晶體管MPl的漏極、第四電阻Rz的上端、第第十四NMOS晶體管M31的漏極、負載電容CL的上端、負載電阻RL的上端共同接輸出端VOUT ;第三電容Cz的上端接地四電阻Rz的下端、下端接地；第十四NMOS晶體管M31的柵極、第二電容Cm的下端共同接第三電阻Rm的右端；第十五NMOS晶體管M321的柵極和漏極共同接第十四PMOS晶體管MP2的漏極；第十六NMOS晶體管M322的柵極和漏極、第十五NMOS晶體管M321的源極共同接共模反饋電壓Vcm。
[0010]與已有技術(shù)相比，本發(fā)明的技術(shù)特點與效果:
[0011]在低壓低功耗Uw)條件下，該超低靜態(tài)電流的LDO能夠驅(qū)動寬范圍的負載電容(數(shù)百PF)，同時具有低的靜態(tài)電流和更快的響應速度。
【附圖說明】
[0012]圖1超低靜態(tài)電流的LDO的拓撲圖
[0013]圖2超低靜態(tài)電流的LDO的實施方式原理圖
【具體實施方式】
[0014]近些年關(guān)于OCL-LDO的研宄大多有低靜態(tài)電流方向和快速響應方向。本發(fā)明可以提出一款超低靜態(tài)電流、快速響應、并且需要很小負載電流的0CL-LD0。該LDO采用自適應功率晶體管技術(shù)。當驅(qū)動較大的負載電流時候，這個OCL-LDO可以實現(xiàn)從兩級結(jié)構(gòu)到三級結(jié)構(gòu)的轉(zhuǎn)換。另外它還可以在寬范圍的負載情況下保持高度穩(wěn)定，尤其是在無負載情況下，具有超低的靜態(tài)電流。
[0015]本發(fā)明提出了一種自適應輸出超低靜態(tài)電流的LD0，所述LDO由兩個增益放大級、兩個CMOS功率晶體管回路、一個反饋回路、減小過沖回路和一個頻率補償回路組成。兩個增益放大級分別是:跨導增益輸入級Avl、第二高增益級Av2。兩個CMOS功率晶體管回路分別是:跨導增益級MPl和跨導增益級MP2。
[0016]具體的實施電路原理圖如下:
[0017]兩個增益放大級分別是第一增益放大級(包括第一至第二、第六、第七至第八PMOS 晶體管 M11、M12、M101、M21 和 M22，第五至第十 NMOS 晶體管 M17、M18、M171、M181、M19和M20，第一至第二電阻R1、R2。);第二增益放大級(包括第十至第十二 PMOS晶體管M23、M26和M27，第十至第十三NMOS晶體管M24、M25和M28。)。兩個CMOS功率晶體管回路分別是:第一 CMOS功率晶體管回路(包括第十三PMOS晶體管MPl);第二 CMOS功率晶體管回路(包括第十四PMOS晶體管MP2)。反饋回路包括:第十五至第十六NMOS晶體管M321、M322，第二 PMOS晶體管M12。頻率補償回路包括:第十NMOS晶體管M20，第一、第三電容Ca、Cz以及第四電阻Rz。減小過沖回路包括:第十四NMOS晶體管M31，第二電容Cm以及第三電阻Rm0
[0018]所述LDO 由第一至第十四 PMOS 晶體管 M10、Mil, M12、M15、M16、MlOU M21、M22、M131、M23、M26、M27、MP1、MP2 以及第一至第十六 NMOS 晶體管 M13、M14、M132、M133、M17、M18、M171、M181、M19、M20、M24、M25、M28、M31、M321、M322 共 30 個 MOS 晶體管、四個電容即補償電容Ca、Cm、Cz、CL以及五個電阻即電阻Rl、R2、Rm、Rz、RL共同構(gòu)成；其中:
[0019]第一至第十四PMOS 晶體管 M10、M11、M12、M15、M16、M101、M21、M22、M23、M26、M27、MPUMP2的源極共同接供電電源VDD ;除了第二至第三PMOS晶體管M11、M12外，第一、第四至第十四 PMOS 晶體管 M10、M15、M16、M101、M21、M22、M23、M26、M27、MP1、MP2 的襯底端接供電電源VDD ;第一至第八、第^^一至第十四、第十六NMOS晶體管M13、M14、M132、M133、M17、M18、M171、M181