航空發(fā)動(dòng)機(jī)數(shù)字電子控制器雙通道主備邏輯切換電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于航空發(fā)動(dòng)機(jī)控制技術(shù)，涉及對(duì)航空發(fā)動(dòng)機(jī)數(shù)字電子控制器雙通道主備邏輯切換的實(shí)現(xiàn)改進(jìn)。
【背景技術(shù)】
[0002]在航空發(fā)動(dòng)機(jī)數(shù)控系統(tǒng)中，非單路重構(gòu)整體切換的雙通道控制器，需要根據(jù)本通道CPU運(yùn)行狀態(tài)、通道完好狀態(tài)、電源掉電狀態(tài)、外部手動(dòng)通道切換命令等輸入，進(jìn)行通道間的整體切換，切換過(guò)程必須快速、穩(wěn)定。雙通道控制器主備邏輯切換，直接影響到控制器對(duì)執(zhí)行機(jī)構(gòu)的輸出和對(duì)外部傳感器的輸入的平滑過(guò)渡。雙通道在導(dǎo)致通道切換的外部輸入信號(hào)同時(shí)撤銷(xiāo)后，長(zhǎng)時(shí)間的競(jìng)爭(zhēng)將誘發(fā)雙通道均不主控的狀態(tài)。導(dǎo)致系統(tǒng)無(wú)法正常動(dòng)作，將造成安全隱患。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是:提出一種在通道切換邏輯中引入邏輯信號(hào)的電平差分和邏輯差分，以及雙穩(wěn)態(tài)存儲(chǔ)單元的反饋輸入信號(hào)中由各自通道的晶振完成延時(shí)濾波，使得雙通道在導(dǎo)致通道切換的外部輸入信號(hào)同時(shí)撤銷(xiāo)后，快速退出競(jìng)爭(zhēng)，穩(wěn)定地進(jìn)入唯一通道主控的狀態(tài)。
[0004]本發(fā)明的技術(shù)方案是:航空發(fā)動(dòng)機(jī)數(shù)字電子控制器雙通道主備邏輯切換電路，包括兩個(gè)相同的數(shù)控通道，其中，每個(gè)數(shù)控通道包括422電平差分接收驅(qū)動(dòng)電路1、FPGA電路2,422電平差分發(fā)送驅(qū)動(dòng)電路3、晶振4，本通道的422電平差分接收驅(qū)動(dòng)電路I接收對(duì)方通道的主控狀態(tài)信號(hào)，實(shí)現(xiàn)電平差分輸入處理，在FPGA電路2內(nèi)部經(jīng)過(guò)邏輯差分輸入處理后，在本通道晶振4的節(jié)拍下延時(shí)濾波，匯同其他外部邏輯切換信號(hào)共同作為本通道與非門(mén)的多邏輯輸入，經(jīng)過(guò)與非門(mén)的通道切換邏輯再輸出本通道的主控狀態(tài)信號(hào)，主控狀態(tài)信號(hào)經(jīng)過(guò)FPGA電路2的邏輯差分輸出處理，在外部經(jīng)過(guò)422電平差分發(fā)送驅(qū)動(dòng)電路3實(shí)現(xiàn)電平差分輸出處理，信號(hào)發(fā)送至對(duì)方通道的電平差分接收驅(qū)動(dòng)電路。
[0005]本發(fā)明的優(yōu)點(diǎn)是:通道切換的邏輯信號(hào)均由電平差分和邏輯差分實(shí)現(xiàn)，確保信號(hào)邏輯電平的穩(wěn)定可靠，避免FPGA電路故障時(shí)，出現(xiàn)主控鎖住的故障。通道切換的雙穩(wěn)態(tài)存儲(chǔ)單元的反饋輸入經(jīng)過(guò)不同晶振節(jié)拍的濾波延遲，確保通道切換過(guò)程快速、穩(wěn)定。
【附圖說(shuō)明】
[0006]圖1是本發(fā)明的電路原理框圖。圖2是本發(fā)明的切換邏輯原理框圖。
【具體實(shí)施方式】
[0007]下面對(duì)本發(fā)明做進(jìn)一步詳細(xì)說(shuō)明。參見(jiàn)圖1，航空發(fā)動(dòng)機(jī)數(shù)字電子控制器雙通道主備邏輯切換電路，包括兩個(gè)相同的數(shù)控通道，其中，每個(gè)數(shù)控通道包括422電平差分接收驅(qū)動(dòng)電路1、FPGA電路2、422電平差分發(fā)送驅(qū)動(dòng)電路3、晶振4，本通道的422電平差分接收驅(qū)動(dòng)電路I接收對(duì)方通道的主控狀態(tài)信號(hào)，實(shí)現(xiàn)電平差分輸入處理，在FPGA電路2內(nèi)部經(jīng)過(guò)邏輯差分輸入處理后，在本通道晶振4的節(jié)拍下延時(shí)濾波，匯同其他外部邏輯切換信號(hào)共同作為本通道與非門(mén)的多邏輯輸入，經(jīng)過(guò)與非門(mén)的通道切換邏輯再輸出本通道的主控狀態(tài)信號(hào)，主控狀態(tài)信號(hào)經(jīng)過(guò)FPGA電路2的邏輯差分輸出處理，在外部經(jīng)過(guò)422電平差分發(fā)送驅(qū)動(dòng)電路3實(shí)現(xiàn)電平差分輸出處理，信號(hào)發(fā)送至對(duì)方通道的電平差分接收驅(qū)動(dòng)電路。
[0008]所述的電平差分輸入處理為:本通道的422電平差分接收驅(qū)動(dòng)電路接收對(duì)方通道的四個(gè)主控狀態(tài)信號(hào)SB_H+、SB_H-和SB_L+、SB_L_，實(shí)施時(shí)，四個(gè)信號(hào)的有效邏輯組合可以為“ 1001”和“0110”，“0110”表示對(duì)方通道主控，“ 1001”表示對(duì)方通道不主控。電平差分對(duì)SB_H+和SB_H-經(jīng)422電平接收驅(qū)動(dòng)后輸出SB_H*，SB_H+與SB_H_之間的電平大于200mV,則SB_H*為邏輯1，SB_H+與SB_H_之間的電平小于_200mV，則SB_H*為邏輯O ;SB_L+和SB_L-經(jīng)422電平接收驅(qū)動(dòng)后輸出SB_L*，SB_L+與SB_L_之間的電平大于200mV，則SB_L*為邏輯1，SB_L+與SB_L-之間的電平小于_200mV，則SB_L*為邏輯O。
[0009]所述的FPGA電路2內(nèi)部邏輯差分輸入處理為:邏輯差分對(duì)SB_H*和SB_L*經(jīng)過(guò)FPGA內(nèi)部差分邏輯處理獲得對(duì)方通道的主控狀態(tài)信號(hào)SB*。SB_H*為邏輯1，SB_L*為邏輯0，則SB*為邏輯I ;SB_H*為邏輯0，SB_L*為邏輯1，則SB*為邏輯O。
[0010]所述的本通道晶振4的節(jié)拍下延時(shí)濾波為:輸入本通道晶振的時(shí)鐘信號(hào)，設(shè)置若干個(gè)比特的濾波寄存器，在時(shí)鐘信號(hào)的節(jié)拍下，將待延時(shí)濾波的輸入信號(hào)SB*移位進(jìn)入濾波寄存器，當(dāng)濾波寄存器中的全部比特均為邏輯I時(shí)，濾波寄存器輸出邏輯1，當(dāng)濾波寄存器中的全部比特均為邏輯O時(shí)，濾波寄存器輸出邏輯0，否則濾波寄存器保持前一拍的輸出。
[0011]所述的其他外部邏輯切換信號(hào)包括:復(fù)位信號(hào)、手動(dòng)切換信號(hào)、CPU允許輸出切換信號(hào)、電源狀態(tài)掉電切換信號(hào)。
[0012]所述的FPGA電路2的邏輯差分輸出處理為:本通道FPGA切換邏輯輸出本通道的主控狀態(tài)信號(hào)SA*’在FPGA內(nèi)部實(shí)現(xiàn)邏輯差分輸出處理，產(chǎn)生邏輯差分對(duì)SA_H*和SA_L*。SA*為邏輯1，則SA_H*為邏輯1，SA_L*為邏輯O ;SA*為邏輯0，則SA_H*為邏輯0，SA_L*為邏輯I。
[0013]所述的電平差分輸出處理為:SA_H*經(jīng)過(guò)422電平差分發(fā)送驅(qū)動(dòng)電路，產(chǎn)生電平差分對(duì)SA_H+和SA_H-，SA_H*為邏輯1，則SA_H+和SA_H_的電平在+2V?+6V，SA_H*為邏輯0，則SA_H+和SA_H-的電平在-2V?-6V。SA_L*經(jīng)過(guò)422電平差分發(fā)送驅(qū)動(dòng)電路，產(chǎn)生電平差分對(duì)SA_L+和SA_L-，SA_L*為邏輯I，則SA_L+和SA_L_的電平在+2V?+6V，SA_L*為邏輯0，則SA_L+和SA_L-的電平在-2V?-6V。
[0014]本發(fā)明的FPGA切換邏輯的工作原理是:參見(jiàn)圖2，通道切換邏輯由雙穩(wěn)態(tài)存儲(chǔ)單元實(shí)現(xiàn)，包含分別位于兩個(gè)數(shù)控通道的一個(gè)與非門(mén)。每個(gè)與非門(mén)的邏輯輸入包括:復(fù)位信號(hào)、手動(dòng)切換信號(hào)、CPU允許輸出切換信號(hào)、電源狀態(tài)掉電切換信號(hào)和互補(bǔ)的與非門(mén)的輸出反饋信號(hào)，即對(duì)方通道的主控狀態(tài)信號(hào)經(jīng)延時(shí)處理后的信號(hào)。實(shí)施時(shí):
[0015]每個(gè)通道的外部輸入設(shè)置可以為:復(fù)位信號(hào)低電平有效，手動(dòng)切換信號(hào)高電平有效，CPU允許輸出切換信號(hào)高電平有效，電源狀態(tài)掉電切換高電平有效；上述