低漂移電壓基準(zhǔn)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本公開涉及一種用于生成電壓的方法和裝置，該電壓可在諸如集成電路的系統(tǒng)中 用作基準(zhǔn)。
【背景技術(shù)】
[0002] 電壓基準(zhǔn)通常由電子電路提供，即使當(dāng)通?；蚍駝t引起電壓波動(dòng)的溫度或電源變 化時(shí)，該電子電路在電路的輸出提供沒有波動(dòng)的恒定電壓。其結(jié)果是，希望的是，即使系統(tǒng) 情況變化，電壓基準(zhǔn)可以提供基準(zhǔn)點(diǎn)。電壓基準(zhǔn)可用于電源電壓調(diào)節(jié)器、模擬-數(shù)字轉(zhuǎn)換 器、數(shù)字-模擬轉(zhuǎn)換器以及許多其他的測量和控制系統(tǒng)。通常，基準(zhǔn)電壓可以通過平衡電壓 而產(chǎn)生，該電壓隨著溫度升高而增加，隨著溫度的降低而降低。
[0003] 正比于絕對溫度（PTAT)的電壓隨溫度上升而增加，并被稱為PTAT電壓。絕對溫 度（CTAT)互補(bǔ)的電壓可以隨溫度下降而減小，并且被稱為CTAT電壓。電壓基準(zhǔn)可以基于 帶隙原理，其中晶體管的基極-發(fā)射極電壓（其本質(zhì)互補(bǔ)于絕對溫度CTAT)被添加到電壓， 該電壓正比于絕對溫度PTAT。如果兩個(gè)電壓分量被很好的平衡，組合電壓針對溫度變化以 第一順序補(bǔ)償。常規(guī)電壓基準(zhǔn)的問題涉及基準(zhǔn)隨著時(shí)間的不穩(wěn)定性。這種不穩(wěn)定性被稱為 漂移，并主要?dú)w因于CTAT電壓分量。這具有絕對幅度并取決于許多工藝參數(shù)。
[0004] 因此，期望已經(jīng)降低漂移特性的穩(wěn)定基準(zhǔn)電壓。

【發(fā)明內(nèi)容】

[0005] 這些和其它問題通過根據(jù)本發(fā)明教導(dǎo)提供的電壓基準(zhǔn)被解決，其通過組合齊納二 極管與CTAT組件而減少漂移。齊納二極管輸出具有特性PTAT形式，當(dāng)與CTAT組件組合 時(shí)，其可提供針對溫度變化以第一順序補(bǔ)償?shù)慕M合電壓，所述CTAT組件由組合在不同集電 極電流密度工作的多個(gè)雙極晶體管產(chǎn)生的負(fù)基極發(fā)射極電壓差產(chǎn)生。通過使用齊納二極 管，它提供了非常穩(wěn)定的電壓作為輸出，它可以生成具有非常低的漂移特性的基準(zhǔn)電壓。
【附圖說明】
[0006] 現(xiàn)在基準(zhǔn)附圖，將通過舉例的方式描述經(jīng)提供以協(xié)助理解本教導(dǎo)的實(shí)施例，其 中：
[0007] 圖1是表示根據(jù)本發(fā)明教導(dǎo)提供的示例性電路的示意圖；
[0008] 圖2是表示可用于產(chǎn)生用于圖1的電路中使用的基極-發(fā)射極電壓差的電路的示 例性組件；
[0009] 圖3是表示可用于產(chǎn)生用于圖1的電路中使用的基極-發(fā)射極電壓差的電路的示 例性組件；
[0010] 圖4是表示按照本發(fā)明教導(dǎo)提供的電路的模擬數(shù)據(jù)的曲線圖。
[0011] 圖5是表示使用修整電流如何優(yōu)化圖1的電路的模擬數(shù)據(jù)的曲線圖。
[0012] 圖6是表示按照本發(fā)明教導(dǎo)，在250°C，隨著電源電壓從IOV變化到5. 5V，提供的 電路的性能的模擬數(shù)據(jù)的曲線圖。
【具體實(shí)施方式】
[0013] 本教導(dǎo)提供了從組合PTAT組件與CTAT組件產(chǎn)生的復(fù)合電壓形成的低漂移電壓基 準(zhǔn)。該P(yáng)TAT組件理想地通過使用偏置電流偏壓齊納二極管產(chǎn)生。其結(jié)果是，齊納二極管的 輸出具有PTAT形式，其將隨著絕對溫度的上升而增加。為了補(bǔ)償隨著溫度上升齊納二極管 的輸出增加，本教導(dǎo)組合CTAT組件和PTAT組件。該CTAT組件由從在不同的集電極電流密 度工作的多個(gè)雙極晶體管得到的負(fù)基極發(fā)射極電壓差生成。已知在兩個(gè)這樣的晶體管之間 的基極發(fā)射極電壓差具有PTAT形式，但由本發(fā)明的教導(dǎo)所提供的是具有CTAT形式的倒置 或負(fù)基極發(fā)射極電壓差。
[0014] 圖1不出該電壓基準(zhǔn)電路的不例。它包括從偏置電流Il偏置的齊納二極管1。 齊納二極管理想地制造成掩埋式齊納。正如本領(lǐng)域普通技術(shù)人員可以理解，埋入齊納二極 管表現(xiàn)出非常低的噪聲特性，并隨著時(shí)間和溫度非常穩(wěn)定。
[0015] 該高性能的PTAT電壓組件和多個(gè)負(fù)基極-發(fā)射極電壓差塊或單元3至4組合，其 提供電路的CTAT電壓分量。通過組合來自齊納二極管的PTAT電壓貢獻(xiàn)和多個(gè)負(fù)基極-發(fā) 射極電壓差塊的（_ AVbe)的CTAT電壓貢獻(xiàn)，該電路在輸出端提供穩(wěn)定的電壓基準(zhǔn)，其是 一階溫度不敏感。當(dāng)CTAT組件由兩個(gè)或多個(gè)電路元件的輸出之間的差提供，CTAT組件不 具有絕對幅值，因此隨著時(shí)間和溫度的非常穩(wěn)定。
[0016] 該基極發(fā)射極電壓差如何產(chǎn)生的一個(gè)實(shí)施方式示于圖2。應(yīng)當(dāng)理解，其中圖1示出 了兩個(gè)-Λ Vbe單元3、4,每個(gè)這些單元可每個(gè)如2所示的電路結(jié)構(gòu)制造。兩個(gè)PNP雙極晶 體管Ql、Q2使用兩個(gè)相應(yīng)集電極電流12、13被偏壓，使得Ql和Q2工作于不同的集電極電 流密度。施加該集電極電流密度差的一種方式是具有類似的偏置電流（12 = 13)，但提供具 有不同的發(fā)射極區(qū)的Ql和Q2。例如，并且如圖所示，Q 1可被提供為統(tǒng)一發(fā)射極雙極晶體 管，和Q2作為"η"次統(tǒng)一發(fā)射極雙極晶體管。第三晶體管Q3被提供并耦合到Ql的集電極 和基極。該配置用于最小化基極電流產(chǎn)生的影響。在Ql至Q2的基極-發(fā)射極電壓的差從 節(jié)點(diǎn)"a"和"b"反射在整個(gè)PMOS晶體管ΜΡ1，如：
【主權(quán)項(xiàng)】
1. 一種包括耦合至電路元件的齊納二極管的電壓基準(zhǔn)電路，所述電路元件經(jīng)配置以生 成負(fù)基極-發(fā)射極電壓差A(yù)Vbe組件，負(fù)AVbe組件補(bǔ)償所述齊納二極管的正溫度系數(shù)的 響應(yīng)特性，以在電壓基準(zhǔn)電路的輸出提供電壓基準(zhǔn)。
2. 根據(jù)權(quán)利要求1所述的電壓基準(zhǔn)電路，包括第一負(fù)基極-發(fā)射極電壓差A(yù)Vbe塊和 第二負(fù)基極-發(fā)射極電壓差A(yù)Vbe塊，所述第一塊和第二塊互相被級聯(lián)。
3. 根據(jù)權(quán)利要求1的電壓基準(zhǔn)電路，其中，所述電路元件包括具有第一發(fā)射極區(qū)的第 一雙極晶體管和具有不同的第二發(fā)射極區(qū)的第二雙極型晶體管。
4. 根據(jù)權(quán)利要求3所述的電壓基準(zhǔn)電路，包括耦合到所述第一雙極晶體管的每個(gè)基極 和集電極的第三雙極晶體管。
5. 根據(jù)權(quán)利要求3所述的電壓基準(zhǔn)電路，包括耦合到每個(gè)所述第一雙極晶體管和第二 雙極晶體管的MOS設(shè)備，使得每個(gè)所述第一雙極晶體管和第二雙極晶體管之間的基極-發(fā) 射極電壓差跨MOS設(shè)備反射。
6. 根據(jù)權(quán)利要求1所述的電壓基準(zhǔn)電路，其中所述電路元件被布置在單元中，所述單 元包括： 布置在單元的第一、第二和第三臂并經(jīng)配置以在單元的輸出產(chǎn)生正比于絕對溫度的電 壓的多個(gè)雙極晶體管，所述單元依賴于所述多個(gè)雙極晶體管的各個(gè)輸出端，和 其中，每個(gè)所述第一臂，第二臂和第三臂都連接至單個(gè)偏壓電流，使得所述偏置電流被 分成每個(gè)臂，以及每個(gè)臂補(bǔ)償其他臂的基極電流的變化。
7. 根據(jù)權(quán)利要求6所述的電壓基準(zhǔn)電路，其中，在單元的輸出提供的與絕對溫度成正 比的電壓涉及在第一集電極電流密度運(yùn)行從第一組雙極晶體管和以第二低級集電極電流 密度運(yùn)行的第二組雙極晶體管的發(fā)射極比產(chǎn)生的基極-發(fā)射極電壓差A(yù)Vbe，所述單元被 連接到所述齊納二極管，以便提供AVbe作為負(fù)AVbe貢獻(xiàn)，以平衡齊納二極管的正溫度系 數(shù)響應(yīng)特性。
8. 根據(jù)權(quán)利要求7所述的電壓基準(zhǔn)電路，包括MOS設(shè)備，并且其中從發(fā)射極區(qū)域比所產(chǎn) 生的基極-發(fā)射極電壓差跨MOS設(shè)備被反射到單元的輸出。
9. 根據(jù)權(quán)利要求6所述的電壓基準(zhǔn)電路，其中，每個(gè)臂包括在PNP結(jié)構(gòu)中提供的至少一 個(gè)晶體管，所述單元被配置成使得每個(gè)所述第一、第二和第三臂的單獨(dú)PNP晶體管的發(fā)射 極耦合到由相同的偏置電流偏置的公共節(jié)點(diǎn)。
10. 根據(jù)權(quán)利要求9所述的電壓基準(zhǔn)電路，其中，所述電池的第一臂包括具有統(tǒng)一發(fā)射 極尺寸的PNP晶體管，以及電路的第二臂包括具有多個(gè)n個(gè)發(fā)射器尺寸的PNP晶體管，所述 電路經(jīng)配置以在單元的輸出生成第一次序的電壓，其獨(dú)立于偏置電流和正比于多個(gè)n。
11. 根據(jù)權(quán)利要求9所述的電壓基準(zhǔn)電路，包括配置在NPN配置中的多個(gè)雙極型晶體 管，以及其中所述單元的第一臂和第二臂的每個(gè)包括至少一個(gè)NPN晶體管和至少一個(gè)PNP 晶體管，第一臂以第一集電極電流密度操作，以及所述第二臂以第二較低集電極電流密度 操作，所述電路被配置以在電池的輸出產(chǎn)生基極發(fā)射極電壓差。
12. 根據(jù)權(quán)利要求11所述的電壓基準(zhǔn)電路，其中，所述NPN配置晶體管具有和PNP配置 晶體管不同的發(fā)射器區(qū)域。
13. 根據(jù)權(quán)利要求6所述的電壓基準(zhǔn)電路，其中，所述偏置電流由耦合到所述電路的電 源電壓的電流源提供。
14. 根據(jù)權(quán)利要求6所述的電壓基準(zhǔn)電路，其中，第三臂的各晶體管設(shè)置在二極管連接 配置中。
15. 根據(jù)權(quán)利要求1所述的電壓基準(zhǔn)電路包括修整節(jié)點(diǎn)，由此微調(diào)電流可以被引入到 該電路以改變所述電路的溫度系數(shù)特性。
16. 根據(jù)權(quán)利要求15所述的電壓基準(zhǔn)電路，其中，所述修整電流加入到電路或從電路 去除，以改變該電路的溫度系數(shù)特性。
17. 根據(jù)權(quán)利要求16所述的電壓基準(zhǔn)電路，其中，所述微調(diào)電流耦合到電路元件，所述 電路元件經(jīng)配置以產(chǎn)產(chǎn)生負(fù)基極-發(fā)射極電壓差A(yù)Vbe組件。
18. -種電壓基準(zhǔn)電路，包括： 第一組電路元件，包括齊納二極管并經(jīng)配置以產(chǎn)生正比于絕對溫度的PTAT電壓； 包括元件雙極型晶體管的第二組電路元件，其經(jīng)配置以產(chǎn)生對絕對溫度CTAT電壓具 有互補(bǔ)的的負(fù)基極-發(fā)射極電壓差； 所述電路耦合第一和第二組電路元件的每一個(gè)，以在電路的輸出產(chǎn)生電壓基準(zhǔn)。
19. 根據(jù)權(quán)利要求18所述的電壓基準(zhǔn)電路，其中，所述第二組電路元件配置在單元中， 單元包括： 布置在單元的第一、第二和第三臂并經(jīng)配置以在單元的輸出產(chǎn)生正比于絕對溫度的電 壓的多個(gè)雙極晶體管，所述單元依賴于所述多個(gè)雙極晶體管的各個(gè)輸出端，和 其中，每個(gè)所述第一臂，第二臂和第三臂都連接至單個(gè)偏壓電流，使得所述偏置電流被 分成每個(gè)臂，以及每個(gè)臂補(bǔ)償其他臂的基極電流的變化。
20. 根據(jù)權(quán)利要求19所述的電壓基準(zhǔn)電路，其中，在單元的輸出提供的與絕對溫度成 正比的電壓涉及在第一集電極電流密度運(yùn)行從第一組雙極晶體管和以第二低級集電極電 流密度運(yùn)行的第二組雙極晶體管的發(fā)射極比產(chǎn)生的基極-發(fā)射極電壓差A(yù)Vbe，所述單元 被連接到所述齊納二極管，以便提供AVbe作為負(fù)AVbe貢獻(xiàn)，以平衡齊納二極管的正溫度 系數(shù)響應(yīng)特性。
21. -種提供基準(zhǔn)電壓的方法，包括： 耦合齊納二極管到多個(gè)雙極晶體管，所述雙極晶體管經(jīng)配置以產(chǎn)生對絕對溫度CTAT具有互補(bǔ)的電壓形式，用于補(bǔ)償與齊納二極管的絕對溫度PTAT成正比的溫度系數(shù)的負(fù)基 極-發(fā)射極電壓差，以在所述電路的輸出提供具有一階溫度不敏感的電壓基準(zhǔn)。
【專利摘要】本發(fā)明涉及低漂移電壓基準(zhǔn)。提供用于提供電壓基準(zhǔn)電路的電路和方法，該電路包括隨著時(shí)間的低漂移和更低的工作電壓。通常，期望基準(zhǔn)電路提供隨時(shí)間的準(zhǔn)確和精確的基準(zhǔn)。描述的電壓基準(zhǔn)電路可以提供良好的長期穩(wěn)定性、以比之前設(shè)計(jì)較低電壓運(yùn)行、由于處理變化和不匹配具有降低可變性的一致輸出電壓、基準(zhǔn)電壓中的低噪音以及其他優(yōu)勢。
【IPC分類】G05F3-26
【公開號】CN104731158
【申請?zhí)枴緾N201410797934
【發(fā)明人】S·馬里恩卡
【申請人】亞德諾半導(dǎo)體集團(tuán)
【公開日】2015年6月24日
【申請日】2014年12月19日
【公告號】DE102014118763A1, US20150177771