一種ldo電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子技術(shù)領(lǐng)域，特別是涉及一種LDO電路。
【背景技術(shù)】
[0002]目前，所有的片上系統(tǒng)(SystemOn Chip，S0C)芯片為了降低功耗，芯片內(nèi)部數(shù)字電路的工作電壓越來越低，與片外電源的差距越來越大，這就需要低壓差線性穩(wěn)壓器(LowDropout Regulator，LD0)電路來提供電源。傳統(tǒng)的LDO電路都需要片外濾波電容，這就需要占用一個芯片的引腳，而SOC芯片引腳是非常寶貴的資源，因此無片外電容的LDO電路越來越引起重視，并已經(jīng)得到廣泛的應(yīng)用。
[0003]無片外電容的LDO電路的設(shè)計(jì)難點(diǎn)在于瞬態(tài)特性，目前LDO電路的瞬態(tài)響應(yīng)速度慢，不能滿足SOC芯片內(nèi)部數(shù)字電路對電源的要求。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種LDO電路，以解決目前的LDO電路的瞬態(tài)響應(yīng)速度慢的問題。
[0005]為了解決上述問題，本發(fā)明提供了一種LDO電路，包括:LD0核心電路；
[0006]LDO核心電路包括:第一電流NMOS管、第二電流NMOS管、第四電流NMOS管、第零電壓平移PMOS管、第二電流PMOS管、第三電流PMOS管、NMOS功率管、第零電阻、第零電容和第一電容；
[0007]其中，第零電壓平移PMOS管的漏端與第一電流NMOS管的漏端相連，第零電壓平移PMOS管的源端與NMOS功率管的源端和第一電容相連，第一電流NMOS管的源端與第二電流NMOS管的源端均與地相連，第二電流NMOS管的漏端與NMOS功率管的柵端相連，第三電流PMOS管的源端與電源電壓相連，第三電流PMOS管的漏端與第四電流NMOS管的漏端相連，第二電流PMOS管的源端與NMOS功率管的漏端均與電源電壓相連，第二電流PMOS管的漏端與NMOS功率管的柵端和第零電容相連，第二電流PMOS管的柵端與第一電容相連，第零電容和第零電阻串聯(lián)。
[0008]優(yōu)選地，LDO電路還包括:電壓緩沖及平移電路；
[0009]電壓緩沖及平移電路包括:運(yùn)算放大器、尾電流NMOS管、第一電壓平移PMOS管、第四電流PMOS管、第一電阻和第二電容；
[0010]其中，運(yùn)算放大器的正輸入端與第一電壓平移PMOS管的源端相連，第一電壓平移PMOS管的漏端與尾電流NMOS管的漏端相連，運(yùn)算放大器的輸出端與第一電阻相連，第一電阻和第二電容串聯(lián)，第四電流PMOS管的柵端與第一電阻相連，第四電流PMOS管的漏端與第二電容相連，第四電流PMOS管的源端與電源電壓相連。
[0011]優(yōu)選地，LDO電路還包括:偏置電壓電路；
[0012]偏置電壓電路包括:偏置電壓產(chǎn)生電路、電源電壓、接地端、輸入?yún)⒖茧妷汉洼斎肫秒妷?；其中，偏置電壓產(chǎn)生電路包括:電流產(chǎn)生NMOS管、第五電流PMOS管、第六電流PMOS管、偏置電壓產(chǎn)生NMOS管、偏置電壓產(chǎn)生PMOS管；
[0013]其中，輸入偏置電壓與電流產(chǎn)生NMOS管的柵端相連，電流產(chǎn)生NMOS管的漏端與第五電流PMOS管的漏端相連，電流產(chǎn)生NMOS管的源端與接地端相連，第五電流PMOS管的源端與電源電壓相連，第五電流PMOS管的柵端與第六電流PMOS管的柵端相連，第六電流PMOS管的源端與電源電壓相連，第六電流PMOS管的漏端與偏置電壓產(chǎn)生PMOS管的源端相連，偏置電壓產(chǎn)生PMOS管的漏端與偏置電壓產(chǎn)生NMOS管的漏端相連，偏置電壓產(chǎn)生PMOS管的柵端與偏置電壓產(chǎn)生NMOS管的柵端相連，偏置電壓產(chǎn)生NMOS管的源端與接地端相連。
[0014]優(yōu)選地，流經(jīng)第零電壓平移PMOS管的電流與流經(jīng)第一電壓平移PMOS管的電流相等。
[0015]優(yōu)選地，運(yùn)算放大器的負(fù)輸入端與來自帶隙基準(zhǔn)或者電壓緩沖器的參考電壓相連。
[0016]優(yōu)選地，來自帶隙基準(zhǔn)或者電壓緩沖器的參考電壓與LDO電路的輸出電壓相等。
[0017]優(yōu)選地，第二電流PMOS管和第二電流NMOS管組成第一級共源放大器。
[0018]優(yōu)選地，第一電流NMOS管、第四電流NMOS管和第三電流PMOS管組成共柵放大器。
[0019]優(yōu)選地，第四電流PMOS管和第三電流PMOS管組成第二級共源放大器。
[0020]與現(xiàn)有技術(shù)相比，本發(fā)明包括以下優(yōu)點(diǎn):
[0021]為了提高無片外電容的LDO電路的瞬態(tài)特性，本發(fā)明技術(shù)方案采用NMOS功率管，和PMOS功率管相比，NMOS功率管的導(dǎo)電能力更強(qiáng)，響應(yīng)速度更快，增強(qiáng)了 LDO電路的瞬態(tài)特性，穩(wěn)定性補(bǔ)償更簡單。在負(fù)載電流快速變化時，可以更快地穩(wěn)定輸出電壓，環(huán)路增益更高，減小了 LDO電路的輸出電壓的波動。
【附圖說明】
[0022]圖1是本發(fā)明實(shí)施例三中的一種LDO電路的連接示意圖；
[0023]圖2是本發(fā)明實(shí)施例三中的一種偏置電壓產(chǎn)生電路的連接示意圖。
【具體實(shí)施方式】
[0024]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明。
[0025]本發(fā)明技術(shù)方案中的LDO電路不需要片外電容，靜態(tài)電流小，具有很快的瞬態(tài)響應(yīng)速度，能充分滿足SOC芯片內(nèi)部數(shù)字電路對電源的要求。為了較快的瞬態(tài)特性以及較小的功率管尺寸，本發(fā)明技術(shù)方案采用了 NMOS管作為功率管，因此，本發(fā)明技術(shù)方案中的LDO電路有較大的電壓差，適合應(yīng)用于電源電壓與輸出電壓有一定壓差的情況，如5V到3.3V、5V到1.8V、3.3V到1.2V、3.3V到1.8V等的電壓轉(zhuǎn)換。
[0026]下面通過列舉幾個具體的實(shí)施例詳細(xì)介紹本發(fā)明提供的一種LDO電路。
[0027]實(shí)施例一
[0028]本發(fā)明實(shí)施例一提供了一種LDO電路。
[0029]所述LDO電路可以包括LDO核心電路。所述LDO核心電路可以包括:第一電流NMOS管、第二電流NMOS管、第四電流NMOS管、第零電壓平移PMOS管、第二電流PMOS管、第三電流PMOS管、NMOS功率管、第零電阻、第零電容和第一電容。
[0030]其中，第零電壓平移PMOS管的漏端與第一電流NMOS管的漏端相連，第零電壓平移PMOS管的源端與NMOS功率管的源端和第一電容相連，第一電流NMOS管的源端與第二電流NMOS管的源端均與地相連，第二電流NMOS管的漏端與NMOS功率管的柵端相連，第三電流PMOS管的源端與電源電壓相連，第三電流PMOS管的漏端與第四電流NMOS管的漏端相連，第二電流PMOS管的源端與NMOS功率管的漏端均與電源電壓相連，第二電流PMOS管的漏端與NMOS功率管的柵端和第零電容相連，第二電流PMOS管的柵端與第一電容相連，第零電容和第零電阻串聯(lián)。
[0031]為了提高無片外電容的LDO電路的瞬態(tài)特性，本發(fā)明實(shí)施例中的技術(shù)方案采用NMOS功率管，和PMOS功率管相比，NMOS功率管的導(dǎo)電能力更強(qiáng)，響應(yīng)速度更快，增強(qiáng)了 LDO電路的瞬態(tài)特性，穩(wěn)定性補(bǔ)償更簡單。在負(fù)載電流快速變化時，可以更快地穩(wěn)定輸出電壓，環(huán)路增益更高，減小了 LDO電路的輸出電壓的波動。
[0032]實(shí)施例二
[0033]詳細(xì)介紹本發(fā)明實(shí)施例提供的一種LDO電路。
[0034]所述LDO電路可以包括3個主要結(jié)構(gòu)，分別為:LD0核心電路、電壓緩沖及平移電路、偏壓電壓電路。
[0035]其中，所述LDO核心電路可以包括:第一電流NMOS管、第二電流NMOS管、第四電流NMOS管、第零電壓平移PMOS管、第二電流PMOS管、第三電流PMOS管、NMOS功率管、第零電阻、第零電容和第一電容。
[0036]所述電壓緩沖及平移電路可以包括:運(yùn)算放大器、尾電流NMOS管、第一電壓平移PMOS管、第四電流PMOS管、第一電阻和第二電容。
[0037]所述偏壓電壓電路可以包括:偏置電壓產(chǎn)生電路、電源電壓、接地端、輸入?yún)⒖茧妷汉洼斎肫秒妷?；其中，偏置電壓產(chǎn)生電路可以包括:電流產(chǎn)生NMOS管、第五電流PMOS管、第六電流PMOS管、偏置電壓產(chǎn)生NMOS管、偏置電壓產(chǎn)生PMOS管。
[0038]優(yōu)選地，第零電壓平移PMOS管的漏端與第一電流NMOS管的漏端相連，第零電壓平移PMOS管的源端與NMOS功率管的源端和第一電容相連，第一電流NMOS管的源端與第二電流NMOS管的源端均與地相連，第二電流NMOS管的漏端與NMOS功率管的柵端相連，第三電流PMOS管的源端與電源電壓相連，第三電流PMOS管的漏端與第四電流NMOS管的漏端相連，第二電流PMOS管的源端與NMOS功率管的漏端均與電源電壓相連，第二電流PMOS管的漏端與NMOS功率管的柵端和第零電容相連，第二電流PMOS管的柵端與第一電容相連，第零電容和第零電阻串聯(lián)。
[0039]優(yōu)選地，流經(jīng)第零電壓平移PMOS管的電流與流經(jīng)第一電壓平移PMOS管的電流相等。
[0040]優(yōu)選地，運(yùn)算放大器的正輸入端與第一電壓平移PMOS管的源端相連，第一電壓平移PMOS管的漏端與尾電流NMOS管的漏端相連，運(yùn)算放大器的輸出端與第一電阻相連，運(yùn)算放大器的負(fù)輸入端與來自帶隙基準(zhǔn)或者電壓緩沖器的參考電壓相連，第一電阻和第二電容串聯(lián)，第四電流PMOS管的柵端與第一電阻相連，第四電流PMOS管的漏端與第二電容相連，第四電流PMOS管的源端與電源電壓相連。
[0041]優(yōu)選地，來自帶隙基準(zhǔn)或者電壓緩沖器的參考電壓與LDO電路的輸出電壓相等。
[0042]優(yōu)選地，輸入偏置電壓與電流產(chǎn)生NMOS管的柵端相連，電流產(chǎn)生NMOS管的漏端與第五電流PMOS管的漏端相連，電流產(chǎn)生NMOS管的源端與接地端相連，第五電流PMOS管的源端與電源電壓相連，第五電流PMOS管的柵端與第六電流PMOS管的柵端相連，第六電流PMOS管的源端與電源電壓相連，第六電流PMOS管的漏端與偏置電壓產(chǎn)生PMOS管的源端相連，偏置電壓產(chǎn)生PMOS管的漏端與偏置電壓產(chǎn)生NMOS管的漏端相連，偏置電壓產(chǎn)生PMOS管的柵端與偏置電壓產(chǎn)生NMOS管的柵端相連，偏置電壓產(chǎn)生NMOS管的源端與接地端相連。
[0043]優(yōu)選地，第二電流PMOS管和第二電流NMOS管組成第一級共源放大器，第一電流NMOS管、第四電流NMOS管和第三電流PMOS管組成共柵放大器，第四電流PMOS管和第三電流PMOS管組成第二級共源放大器。
[0044]為了提高無片外電容的LDO電路的瞬態(tài)特性，本發(fā)明實(shí)施例中的技術(shù)方案采用NMOS功率管，和PMOS功率管相比，NMOS功率管的導(dǎo)電能力更強(qiáng)，響應(yīng)速度更快，增強(qiáng)了 LDO電路的瞬態(tài)特性，穩(wěn)定性補(bǔ)償更簡單。在負(fù)載電流快速變化時，可以更快地穩(wěn)定輸出電壓，環(huán)路增益更高，減小了 LDO電路的輸出電壓的波動。
[0045]實(shí)施例三
[0046]詳細(xì)介紹本發(fā)明實(shí)施例三提供的一種LDO電路。
[0047]圖1、2中的VDD是電源電壓、VSS是地、VBN是輸入偏置電壓、VREF是輸入?yún)⒖茧妷骸?br>[0048]參照圖1，示出了本發(fā)明實(shí)施例三中的一種LDO電路的連接示意圖。
[0049]所述LDO電路可以包括3個主要部分，分別為:電壓緩沖及平移部分、LDO核