半導(dǎo)體芯片的制作方法
【專利說明】半導(dǎo)體芯片
[0001]本申請是于2011年8月10日提交的、發(fā)明名稱為“半導(dǎo)體芯片”的中國發(fā)明專利申請的分案申請。
[0002]相關(guān)申請的交叉引用
[0003]這里通過參考引入2010年8月26日提交的日本專利申請N0.2010-189352的全部公開內(nèi)容，包括說明書、附圖和摘要。
技術(shù)領(lǐng)域
[0004]本發(fā)明涉及半導(dǎo)體芯片，更加具體地說，本發(fā)明涉及具有不同的消耗電流的第一操作模式和第二操作模式的半導(dǎo)體芯片。
【背景技術(shù)】
[0005]存在消耗第一電流的第一操作模式和消耗大于第一電流的第二電流的第二操作模式的半導(dǎo)體芯片(例如參見日本未經(jīng)審查專利公開N0.2001-211640)。
[0006]半導(dǎo)體芯片具有:用于產(chǎn)生參考電壓的參考電壓產(chǎn)生電路、用于根據(jù)參考電壓產(chǎn)生電源電壓的第一調(diào)節(jié)器和第二調(diào)節(jié)器以及由通過第一調(diào)節(jié)器和第二調(diào)節(jié)器產(chǎn)生的電源電壓驅(qū)動并且執(zhí)行第一操作模式和第二操作模式的內(nèi)部電路。
[0007]第一調(diào)節(jié)器具有第一電流驅(qū)動能力，并且第二調(diào)節(jié)器具有高于第一電流驅(qū)動能力的第二電流驅(qū)動能力。在第一操作模式和第二操作模式中，分別激活第一調(diào)節(jié)器和第二調(diào)節(jié)器，由此減小了消耗電流。

【發(fā)明內(nèi)容】

[0008]但是在相關(guān)領(lǐng)域中的半導(dǎo)體芯片卻存在如下一個問題:在第二調(diào)節(jié)器和內(nèi)部電路之間的電源線路中發(fā)生了電壓降(電流降)，并且因此電源電壓下降。作為對抗措施，存在縮短電源線路的方法:布置第二調(diào)節(jié)器，使其遠(yuǎn)離參考電壓產(chǎn)生電路并且靠近內(nèi)部電路。
[0009]但在這個方法中，在參考電壓產(chǎn)生電路和第二調(diào)節(jié)器之間的線路變得很長，并且在參考電壓中產(chǎn)生了噪聲。當(dāng)參考電壓產(chǎn)生電路的電流驅(qū)動能力增加時，可以抑制參考電壓中的噪聲，但消耗電流增加了。
[0010]因此，本發(fā)明的一個主要目的是提供對噪聲不敏感并且消耗電流小的半導(dǎo)體芯片。
[0011]本發(fā)明涉及具有消耗第一電流的第一操作模式和消耗大于第一電流的第二電流的第二操作模式的半導(dǎo)體芯片，該半導(dǎo)體芯片包括:用于產(chǎn)生第一參考電壓的參考電壓產(chǎn)生電路；具有第一電流驅(qū)動能力并基于第一參考電壓產(chǎn)生電源電壓的第一調(diào)節(jié)器；用于產(chǎn)生與第一參考電壓相應(yīng)水平的第二參考電壓的電壓緩沖器；具有高于第一電流驅(qū)動能力的第二電流驅(qū)動能力并且基于第二參考電壓產(chǎn)生電源電壓的第二調(diào)節(jié)器；以及內(nèi)部電路，由第一調(diào)節(jié)器和第二調(diào)節(jié)器產(chǎn)生的電源電壓驅(qū)動，并且執(zhí)行第一操作模式和第二操作模式。第一調(diào)節(jié)器和電壓緩沖器被提供成靠近參考電壓產(chǎn)生電路，第二調(diào)節(jié)器被提供成靠近內(nèi)部電路。在第一操作模式中使所述電壓緩沖器和所述第二調(diào)節(jié)器去激活。
[0012]在根據(jù)本發(fā)明所述的半導(dǎo)體芯片中，所述電壓緩沖器提供在參考電壓產(chǎn)生電路和第二調(diào)節(jié)器之間。在第一操作模式中，使所述電壓緩沖器和所述第二調(diào)節(jié)器去激活。因此，在參考電壓中的噪聲受到了抑制，并且可以減小消耗電流。
【附圖說明】
[0013]圖1是方塊圖，示出了根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片的配置；
[0014]圖2是電路圖，示出了圖1中所示的電流源的配置；
[0015]圖3是電路圖，示出了圖1中所示的參考電壓產(chǎn)生電路的配置；
[0016]圖4是電路圖，示出了圖1中所示的電流緩沖器的配置；
[0017]圖5是電路圖，示出了圖1中所示的電壓緩沖器的配置；
[0018]圖6是電路圖，示出了圖1中所示的調(diào)節(jié)器RAl的配置；
[0019]圖7是電路圖，示出了圖1中所示的調(diào)節(jié)器RBl的配置；
[0020]圖8是電路圖，示出了實(shí)施例的修改；
[0021]圖9是電路圖，示出了實(shí)施例的另一種修改；
[0022]圖10是電路圖，示出了實(shí)施例的又一種修改；
[0023]圖11是電路圖，示出了實(shí)施例的又一種修改；
[0024]圖12是電路圖，示出了實(shí)施例的又一種修改；
[0025]圖13是電路圖，示出了實(shí)施例的又一種修改。
【具體實(shí)施方式】
[0026]實(shí)施例的半導(dǎo)體芯片具有一個芯片上電源，該電源用于基于外部電源電壓VCC產(chǎn)生內(nèi)部電源電壓VDD。半導(dǎo)體芯片具有以高速(如50兆赫茲)操作的高速操作模式和以低速(如32千赫茲)操作的低速操作模式。在高速操作模式中的消耗電流大于在低速操作模式中的消耗電流。
[0027]如圖1所示，所述半導(dǎo)體芯片具有正方形形狀的半導(dǎo)體襯底I。在半導(dǎo)體襯底I的表面上，形成電流源2、BGR(帶隙參考)電壓源3、參考電壓產(chǎn)生電路4、電流緩沖器5、電壓緩沖器6、調(diào)節(jié)器RAl至RA3及RBl至RB3和內(nèi)部電路塊BI至B3。BGR電壓源3、參考電壓產(chǎn)生電路4和電流緩沖器5布置在電流源2附近。電壓緩沖器6和調(diào)節(jié)器RAl至RA3布置在參考電壓產(chǎn)生電路4附近。調(diào)節(jié)器RBl至RB3布置在內(nèi)部電路塊BI至B3附近。
[0028]在半導(dǎo)體芯片中，在高速操作模式中，調(diào)節(jié)器RBl至RB3主要向內(nèi)部電路塊BI至B3供電。調(diào)節(jié)器RBl至RB3基于來自電流緩沖器5的偏置電壓Vn2和來自電壓緩沖器6的參考電壓VR2進(jìn)行操作。另一方面，在低速操作模式中，調(diào)節(jié)器RAl至RA3向內(nèi)部電路塊BI至B3供電。調(diào)節(jié)器RAl至RA3基于來自電流源2的偏置電壓Vnl和來自參考電壓產(chǎn)生電路4的參考電壓VRl進(jìn)行操作。在低速操作模式中，電流緩沖器5、電壓緩沖器6和調(diào)節(jié)器RBl至RB3停止操作。
[0029]電流源2產(chǎn)生電壓依賴性小的恒定電流Ic并且輸出偏置電壓Vpl和偏置電壓Vnl ;偏置電壓Vpl用于向P溝道MOS晶體管傳遞與恒定電流Ic相應(yīng)水平的電流，而偏置電壓Vnl用于向N溝道MOS晶體管傳遞與恒定電流Ic相應(yīng)水平的電流。
[0030]如圖2所示，電流源2包括:P溝道MOS晶體管11和晶體管12、N溝道MOS晶體管13和晶體管14以及電阻性元件15。晶體管11和晶體管13以及電阻性元件15串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管12和晶體管14串聯(lián)地耦合在外部電源電壓VCC的線路和地電壓VSS的線路之間。晶體管11和晶體管12的柵極耦合到晶體管11的漏極(輸出節(jié)點(diǎn)Nil)。晶體管13和晶體管14的柵極耦合到晶體管14的漏極(輸出節(jié)點(diǎn)N12)。
[0031 ] 晶體管11的尺寸和晶體管12的尺寸相同，并且流過在左側(cè)的電流路徑的電流Ic和流過在右側(cè)的電流路徑的電流Ic彼此相同。晶體管13的柵極長度(L尺寸)和晶體管14的柵極長度(L尺寸)相同，并且晶體管13的柵極寬度(W尺寸)大于晶體管14的柵極寬度(W尺寸)。借助晶體管13和晶體管14的柵極電壓之間的差值以及電阻性元件15的電阻值，確定了電流源2的恒定電流Ic的值。在輸出節(jié)點(diǎn)Nll處，出現(xiàn)與恒定電流Ic相應(yīng)水平的偏置電壓Vpl。在輸出節(jié)點(diǎn)N12處，出現(xiàn)與恒定電流Ic相應(yīng)水平的偏置電壓Vnl。電流源2的輸出阻抗等于晶體管11至晶體管14的跨導(dǎo)的倒數(shù)。
[0032]BGR電壓源3包括雙極性晶體管和電阻性元件(未示出)、基于偏置電壓Vpl和偏置電壓Vnl進(jìn)行操作并且產(chǎn)生具有小的溫度依賴性并且小的電壓依賴性的恒定電壓Vbgr (如 1.1 伏)。
[0033]再次參照圖1，參考電壓產(chǎn)生電路4基于偏置電壓Vpl和偏置電壓Vnl進(jìn)行操作，并且基于恒定電壓Vbgr產(chǎn)生參考電壓VRl (如1.5伏)。
[0034]如圖3