帶隙基準電壓電路的制作方法
【技術領域】
[0001] 本發(fā)明設及屬于集成電路領域，具體設及一種帶隙基準電壓電路。
【背景技術】
[0002] 帶隙電壓基準電路廣泛地應用于模擬和混合電路中，如A/D轉換器、D/A轉換器、 電壓調(diào)諧器、電壓表、電流表等測試儀器W及偏置電路等等。帶隙基準電壓電路通常為其他 模塊提供高精度、低溫度系數(shù)的電壓或電流，其性能直接或間接決定了整個集成電路系統(tǒng) 的性能指標。
[0003] 帶隙基準電壓電路的基本原理是將一個具有負溫度系數(shù)的電壓與一個具有正溫 度系數(shù)的電壓化合適的權重相加，從而得到一個零溫度系數(shù)的電壓。圖1是一種傳統(tǒng)的電 壓求和產(chǎn)生帶隙基準的結構框圖。=級管的基極與發(fā)射極的電壓之差Vb。具有負的溫度系 數(shù)，其與溫度相關的表達式如下：
[0004]
[000引其中Vg。為絕對溫度為OK時的帶隙基準電壓；
[0006] Vb。。為當溫度為T。、集電極電流為I。。時基極與發(fā)射極之間的電壓；
[0007] n為S極管的結構參數(shù)；
[000引 k為玻爾茲曼常數(shù)；
[0009] q為電子的電荷量；
[0010] 圖2為現(xiàn)有技術中帶隙基準電壓電路的一種實現(xiàn)方式。它包括一個運算放大器 A0,兩個電阻R1和R2,S個PNPS極管和S個PMOS晶體管，由PMOS管Ml和M2實現(xiàn)的電流 鏡與運放A0構成負反饋環(huán)路，從而使節(jié)點A與節(jié)點B的電壓相等。S極管Q1基極與發(fā)射 極電壓之差Vbei，立極管Q2基極與發(fā)射極電壓之差Vg,2。在相同的電流下，由于立極管Q1和 Q2的并聯(lián)的個數(shù)的不同，導致Q1和Q2的電流密度不同，從而使電阻R1上的壓降即為Vbei 和Vbe2之差AVb。，AVb。與絕對溫度成正比，其表達式如下：
[0011]
[0012] 其中^為S極管Q1和單個S極管Q2的電流密度比，la和I分別為流過Q1 和單個=極管Q2的電流，N為并聯(lián)的=極管Q2的個數(shù)；
[0013] 因此流過電阻R1電流是一個與絕對溫度成正比的電流。
[0014] 電流與電流I。1、I。存在鏡像關系，S者相等。最終電流I。述過電阻R2產(chǎn)生 一個正溫電壓與負溫電壓Vbe3求和產(chǎn)生基準電壓V
[0015]
[0016] 由式做可w看出，通過合理選擇R2與R1的比值和N的值，即可得到較小溫度系 數(shù)的基準電壓。然而現(xiàn)有的該種帶隙基準電壓電路產(chǎn)生基準電壓的方式一些不足；①電路 中需要一個差分運放，其存在輸入失調(diào)Vw，會影響基準電壓的溫度系數(shù)，而且該增加了電路 設計的難度W及電路的功耗；②只能實現(xiàn)一階的溫度，無法實現(xiàn)高階補償。

【發(fā)明內(nèi)容】

[0017] 本發(fā)明要解決的技術問題是；為了解決現(xiàn)有帶隙基準電壓電路結構復雜、設計難 度大、功耗大等缺點，本發(fā)明提供一種電路結構簡單、低功耗、高精度的帶隙基準電壓電路。 [001引本發(fā)明解決其技術問題所采用的技術方案是：一種帶隙基準電壓電路，包括第一 恒流源、第二恒流源、第=恒流源、第一=極管、第二=極管、第==極管、第一電阻、第二電 阻、第S電阻、第一NMOS管、第二NMOS管；其中，第一恒流源、第二恒流源、第S恒流源的輸 入端分別與電源端VDD連接；第一恒流源的輸出端分別與第一S極管的集電極和第一MOS 管的柵極連接；第二恒流源的輸出端分別與第二S極管的集電極和第二MOS管的柵極連 接；第一S極管的發(fā)射極和第二S極管的發(fā)射極分別與第一MOS管的漏極相連；第一MOS 管的源極接地；第二MOS管的源極接地；第極管的發(fā)射極接地，第極管的基極、集 電極分別與第一電阻的第二端相連；第一電阻的第一端、第二電阻的第二端和第二S極管 的基極相連；第二電阻的第一端、第=電阻的第二端和第一=極管的基極相連；第=電阻 的第一端、第S恒流源的輸出端和第二MOS管的漏極相連形成帶隙基準的電壓的輸出端。
[0019] 具體的，所述第一S極管、第二S極管和第極管均為NPN型S極管。
[0020] 具體的，所述第二=極管具有若干個，所述若干個第二=極管相互并聯(lián)，所述若干 個第二=極管的基極均連接在第二電阻和第=電阻的連接處，所述若干個第二=極管的集 電極均連接在第二恒流源的輸出端，所述若干個第二=極管的發(fā)射極均連接在第一MOS管 的漏極。
[0021] 進一步優(yōu)選的，所述帶隙基準電壓電路還包括第四電阻、第五電阻、第六電阻和第 四=極管；其中，所述第四電阻的第一端連接在所述帶隙基準的電壓的輸出端，所述第四電 阻的第二端連接在第=電阻的第一端；所述第四=極管的集電極與第四電阻的第一端相 連，第四=極管的發(fā)射極與第五電阻的第一端相連，第四=極管的基極與第四電阻的第二 端相連；所述第六電阻插入在第二S極管和第一MOS管之間，第六電阻的第一端與第二S 極管的發(fā)射極相連，第六電阻的第二端與第一MOS管的漏極相連；第五電阻的第二端與第 二=極管的發(fā)射極相連。
[0022] 具體的，所述第四S極管在溫度為300K時處于截至狀態(tài)。
[0023] 具體的，所述第四S極管為NPN型S極管。
[0024] 本發(fā)明的有益效果是，本發(fā)明采用恒流源、S極管、MOS管W及電阻組成非常簡單 的電路結構，得到了帶隙基準電壓。利用流過第一S極管和第二S極管的電流密度不同，使 第一=極管基極-發(fā)射極電壓和第二=極管基極-發(fā)射極電壓之差為第二電阻的電壓，不 僅實現(xiàn)產(chǎn)生正溫電流功能，而且還用作負反饋環(huán)路的檢測輸入端，從而獲得的帶隙基準電 壓為負溫度系數(shù)的基極-發(fā)射極電壓之差與一個正溫度系數(shù)的電壓之和，使帶隙基準電壓 幾乎不受溫度的影響，穩(wěn)定性高。而且本發(fā)明省去了運算器放大器，避免了由于運放差分輸 入失配而引起的輸入失調(diào)，具有高精度、低功耗、結構簡單、實用性強的特點。
【附圖說明】
[0025] 下面結合附圖和實施例對本發(fā)明進一步說明。
[0026] 圖1是一種傳統(tǒng)的電壓求和產(chǎn)生帶隙基準的結構框圖；
[0027] 圖2是現(xiàn)有技術中的一種帶隙基準電壓電路的原理圖；
[002引圖3是本發(fā)明實施例一的帶隙基準電壓電路的原理圖；
[0029] 圖4是本發(fā)明實施例二的帶隙基準電壓電路的原理圖。
【具體實施方式】
[0030] 現(xiàn)在結合附圖對本發(fā)明作進一步詳細的說明。該些附圖均為簡化的示意圖，僅W 示意方式說明本發(fā)明的基本結構，因此其僅顯示與本發(fā)明有關的構成。
[0031] 本發(fā)明的實施例一如圖3所示，一種帶隙基準電壓電路，包括第一恒流源II、第二 恒流源12、第=恒流源13、第一=極管Q1、第二=極管Q2、第==極管Q3、第一電阻R1、第 二電阻R2、第S電阻R3、第一NMOS管Ml、第二NMOS管M2。所述第一S極管Q1、第二S極管 Q2和第極管Q3均為NPN型S極管。其中，第一恒流源II、第二恒流源12、第S恒流源 13的輸入端分別與電源端VDD連接；第一恒流源II的輸出端分別與第一S極管Q1的集電 極和第一MOS管Ml的柵極連接；第二恒流源12的輸出端分別與第二S極管Q2的集電極和 第二MOS管M2的柵極連接；第一S極管Q1的發(fā)射極和第二S極管Q2的發(fā)射極分別與第一 MOS管Ml的漏極相連；第一MOS管Ml的源極接地；第二MOS管M2的源極接地；第極管 Q3的發(fā)射極接地，第==極管Q3的基極、集電極分別與第一電阻R1的第二端相連；第一電 阻R1的第一端、第二電阻R2的第二端和第二=極管Q2的基極相連；第二電阻R2的第一 端、第=電阻R3的第二端和第一=極管Q1的基極相連；第=電阻R3的第一端、第=恒流源 13的輸出端和第二MOS管M2的漏極相連形成帶隙基準的電壓的輸出端。
[0032] 所述第二=極管Q2具有N個，所述多個第二=極管Q2相互并聯(lián)，所述多個第二= 極管Q2的基極均連接在第二電阻R2和第=電阻R3的連接處，所述多個第二=極管Q2的 集電極均連接在第二恒流源12的輸出端，所述多個第二=極管Q2的發(fā)射極均連接在第一 MOS管Ml的漏極。
[0033] 實施例一的電路具體工作原理如下：
[0034] 第一S極管Q1和第二S極管Q2檢測帶隙基準電壓，與第一MOS管Ml和第二MOS 管M2形成負反饋的環(huán)路，確保帶隙基準穩(wěn)定。第一S極管Q1的個數(shù)為1，第二S極管Q2的 個數(shù)為N，第一恒流源II、第二