基準(zhǔn)電壓的制作方法
【專利說(shuō)明】基準(zhǔn)電壓
【背景技術(shù)】
[0001] 在許多電子系統(tǒng)中，需要獨(dú)立于時(shí)間變化、溫度變化以及工藝變化的精確的模擬 基準(zhǔn)電壓。例如，模數(shù)轉(zhuǎn)換器通常需要模擬基準(zhǔn)電壓。在許多基準(zhǔn)電壓電路中，具有正溫度 系數(shù)（電壓隨溫度升高）的第一電壓源與具有負(fù)溫度系數(shù)的第二電壓源求和，并且兩個(gè)溫 度相關(guān)性抵消。例如，在一個(gè)通常的設(shè)計(jì)（稱為帶隙基準(zhǔn)，或者有時(shí)稱為Browkaw帶隙基 準(zhǔn)）中，雙極結(jié)晶體管的基極-發(fā)射極電壓被用于具有負(fù)溫度系數(shù)的第一電壓，并且兩個(gè)基 極-發(fā)射極電壓之間的差被用于具有正溫度系數(shù)的第二電壓，并且這兩個(gè)電壓被縮放并求 和。調(diào)整后，這種電路通常可以提供在指定的溫度范圍內(nèi)具有大約1 %的電壓變化的基準(zhǔn)電 壓。然而，某些系統(tǒng)需要在指定的溫度范圍內(nèi)具有優(yōu)于1%精度的基準(zhǔn)電壓。存在對(duì)更高精 度的基準(zhǔn)電壓的持續(xù)需要。
【附圖說(shuō)明】
[0002] 圖1是基準(zhǔn)電壓電路的示例實(shí)施例的框圖示意圖。
[0003] 圖2是用于測(cè)量雙極結(jié)晶體管的Mbeta)電路的示例實(shí)施例的框圖示意圖。
[0004] 圖3A和圖3B是示出在圖2中所示的電路中的某些示例電壓波形的時(shí)序圖。
[0005] 圖4是示出補(bǔ)償基準(zhǔn)電壓電路的示例方法的流程圖。
【具體實(shí)施方式】
[0006] 圖1示出基準(zhǔn)電壓電路100的一個(gè)示例的一個(gè)實(shí)施例的核心部分。電路100產(chǎn)生 可以由其他電路作為基準(zhǔn)電壓使用的輸出電壓VBG。在圖1的示例中，兩個(gè)雙極結(jié)晶體管 (Q1、Q2)具有相同的基極電壓。晶體管Q1的發(fā)射極的尺寸（面積）是晶體管Q2的發(fā)射極 的尺寸的"n"倍。在晶體管Q2的發(fā)射極通路中存在電阻器R1。在晶體管Q1的發(fā)射極通 路中存在電阻器Rl(m)，該電阻器Rl(m)的電阻是電阻R1的電阻的"m"倍。在具體的示例 實(shí)施例中，n= 8且m= 3。具有負(fù)反饋的運(yùn)算放大器102驅(qū)動(dòng)到放大器102兩個(gè)輸入端 之間的電壓為零，所以R1和R1 (m)兩端的電壓是相等的。因此，晶體管Q2的發(fā)射極電流是 晶體管Q1的發(fā)射極電流的"m"倍。由于Q1和Q2的不同尺寸，晶體管Q2的電流密度（電 流/面積）是晶體管Q1的電流密度的m*n倍。晶體管Q2的基極-發(fā)射極電壓具有負(fù)溫度 系數(shù)。晶體管Q2和Q1的基極-發(fā)射極電壓之間的差建立在電阻器R0的兩端，該電壓差具 有正溫度系數(shù)。輸出電壓VBG是晶體管Q2和Q1的基極-發(fā)射極電壓差和晶體管Q2的基 極-發(fā)射極電壓的縮放的和。
[0009]如圖1所示，電阻器R2和R3是可變的。VBE的斜率（V%隨溫度的變化率）隨集成 電路工藝變化劇烈。該工藝相關(guān)性在制造時(shí)通過(guò)微調(diào)（trim)電阻器R2被微調(diào)以調(diào)整M。 在制造時(shí)微調(diào)電阻器R3以調(diào)整VBG的幅度誤差。理想地，所得到的輸出電壓VBG是雙極結(jié) 晶體管在室溫（大約1. 22V)下的帶隙電壓。理想地，所得到的輸出電壓VBG與溫度不相關(guān)。 在實(shí)踐中，在對(duì)圖1的電路不進(jìn)行進(jìn)一步變動(dòng)的情況下，VGB可以在感興趣的溫度范圍（230 開(kāi)爾文（Kelvin)溫度至400開(kāi)爾文溫度）內(nèi)變化幾十毫伏。
[0010] 需要注意的是，R2和R3可以被實(shí)現(xiàn)為為具有熔絲和開(kāi)關(guān)的并聯(lián)電阻器組，其中熔 絲可以在制造時(shí)被熔斷以移除某些并聯(lián)電阻器，開(kāi)關(guān)可以由處理器實(shí)時(shí)地控制以確定連接 有多少個(gè)并聯(lián)電阻器。相應(yīng)地，熔絲可以被熔斷以提供粗略的初始電阻值，并且開(kāi)關(guān)可被用 來(lái)提供精細(xì)調(diào)整。
[0011] 基極-發(fā)射極電壓之間的差如下：
[0012]
等式 2
[0013] 其中k是Boltzmann常量（1. 38x10 23J/K)，T是單位為開(kāi)爾文的絕對(duì)溫度，q是電 子上的電荷（1. 6x10 19C)，并且iei和ie2分別是晶體管Q1和Q2的集電極電流。
[0014] 因此，隨著斜率與集電極電流的比率的對(duì)數(shù)成比例，兩個(gè)基極-發(fā)射極電壓之間 的差與絕對(duì)溫度（PTAT)是成比例的。通常地，對(duì)于帶隙基準(zhǔn)電壓電路，NPN雙極晶體管被 使用并且集電極端子是可訪問(wèn)的，用于測(cè)量集電極電流。然而，現(xiàn)代短溝道CMOS工藝中的 問(wèn)題是，僅可以實(shí)現(xiàn)的雙極晶體管是襯底PNP晶體管，襯底PNP晶體管的集電極是不可訪問(wèn) 的。為了克服這個(gè)問(wèn)題，在圖1所示的實(shí)施例中，放大器102測(cè)量?jī)蓚€(gè)發(fā)射極電流的差分結(jié) 果。兩個(gè)基極-發(fā)射極電壓之間的差使用發(fā)射極電流表示如下：
[0015]
[0016] 等式 3
[0017] 其中，iE1是晶體管Q1的發(fā)射極電流，iE2是晶體管Q2的發(fā)射極電流，0 1是集電極 電流與晶體管Q1的基極電流的比率，并且02是集電極電流與晶體管Q2的基極電流的比 率。
[0018] 等式3可以通過(guò)使用以下定義來(lái)簡(jiǎn)化：
[0021] 結(jié)果是簡(jiǎn)化的等式6,如下：
[0022] AVbe=AVBE(ldeal)+Vp 等式 6
[0023] 在用于制造雙極晶體管的優(yōu)化的某些半導(dǎo)體集成電路工藝中，P0 2可以是大 的（>1〇〇)，使得Vp是可忽略不計(jì)的，并根據(jù)等式6,AVBE=AV BE(ideal) ° 然而，對(duì)于用于制 造金屬氧化物半導(dǎo)體（M0S)晶體管的優(yōu)化的某些半導(dǎo)體集成電路工藝來(lái)說(shuō)，^和0 2可以 是相對(duì)是小的（〈10)，使得Vp變得相對(duì)重要。如果0 :和e2都是小的，那么Vp導(dǎo)致如下 兩種不準(zhǔn)確性。第一，工藝誤差在^和0 2為小時(shí)是不能被充分微調(diào)的。也就是說(shuō)，當(dāng)制 造工藝產(chǎn)生小的^和0 2時(shí)，那么根據(jù)等式6,即使在室溫下的初始制造時(shí)的校準(zhǔn)下，AVBE 不等于AVBEUdeal)。第二，0 0 2隨溫度變化。由于晶體管Q1和Q2的不同電流密度，0i 和隨溫度以不相等的曲率而變化。因此，Vp在室溫下的初始制造校準(zhǔn)期間引起偏差并 且Vp在感興趣的溫度范圍內(nèi)引起AVBE的非線性變化。在下面討論的示例實(shí)施例中，（在 制造時(shí)和實(shí)時(shí)兩者）在工作溫度下測(cè)量 01和0 2，V{!被計(jì)算，并且電阻R2和R3被微調(diào)以 補(bǔ)償Vp。該計(jì)算的Vp的補(bǔ)償使基準(zhǔn)電壓在感興趣的溫度范圍內(nèi)具有約0. 2%的變化。
[0024]理想的VBG(VBGldeal)如下：
[0025] VBGldeal=VBE+M*(AVBE(ldeal))等式 7
[0026] 結(jié)合等式1和等式6,未補(bǔ)償?shù)膶?shí)際的VBG(VBGaetual)為：
[0027] VBGactual=VBE+M*(AVBE(ldeal)+Vp)等式 8
[0028] VBGldea^于給定的制造工藝是已知的。在制造時(shí)間，VBGaetual可以被調(diào)整為等于在 室溫下的VBGldeal。然而，根據(jù)溫度的函數(shù)的VBGaetual具有作為M的函數(shù)的曲率。如果M被 調(diào)整（通過(guò)調(diào)整R2)為等式7所要求的值，那么VBG&tual將具有隨溫度的最小變化。但是， 如果M在制造時(shí)間被調(diào)整而未補(bǔ)償Vp(等式8)，那么M將不具有等式7所要求的值，并且 M將不具有VBGaetual隨溫度的最小變化所要求的值。為了克服這個(gè)，在兩個(gè)步驟中微調(diào)R2。 首先，R2被微調(diào)直到VBGaetual=VBGldeal。表示所得的M的初始值為M。，R2進(jìn)一步被微調(diào)直 至VBGaetual=VBG。所得到M的值保存VBGaetual隨溫度的曲率，這已經(jīng)通過(guò)設(shè)計(jì)隨 溫度被最小化。但是，注意在此步驟之后，VBGaetual偏離于VBGldealM^Vp。接著，R3被微調(diào) 以將VBGactual調(diào)整回至VBGldeal。
[0029] 為了利用Vp的補(bǔ)償調(diào)整M，V^需要被確定。圖2示出用于測(cè)量0 02的電路 示例實(shí)施例。在圖2中，第三雙極晶體管Q3被用于0測(cè)量。如以下更詳細(xì)的討論，圖2中 的晶體管Q3的電流密度可以通過(guò)適當(dāng)?shù)卣{(diào)整晶體管Q3的發(fā)射極電流而被設(shè)定為期望的 值。晶體管Q3的電流密度（圖2)可以被強(qiáng)制為等于晶體管Q2的電流密度（圖1)，并且所 得到的發(fā)射極電流與基極電流的比率可以被測(cè)量。替代地，晶體管Q3的電流密度（圖2) 可以被強(qiáng)制為等于晶體管Q1的電流密度（圖1)，并且發(fā)射極電流與基極電流的比率可以被 測(cè)量。發(fā)射極電流與基極電流的比率等于0+1。因此，^和0 2被實(shí)時(shí)測(cè)量。
[0030] 在圖1中，晶體管Q1接收il的電流，并且晶體管Q2接收m*il的電流。晶體管Q1 的相對(duì)電流密度是il/n并且晶體管Q2的相對(duì)電流密度是il*m/n。晶體管104的總電流是 晶體管Q1和Q2的發(fā)射極電流的總和，晶體管104的總電流是（1+m)il。在圖2中，^是 圖1中的運(yùn)算放大器102的輸出。在圖2中，晶體管202是電流源，并且晶體管Q3中的電流 與經(jīng)過(guò)晶體管202的電流相同。圖2中的晶體管202中的電流（并且由此在圖2中的晶體 管Q3的發(fā)射極電流）與晶體管202 (圖2)的尺寸與晶體管104 (圖1)的尺寸的比率成比 例。例如，如果晶體管1〇4(圖1)的尺寸為一個(gè)單位，并且如果晶體管202(圖2)的尺寸為 兩個(gè)單位，則晶體管202(圖2)中的電流將是晶體管104(圖1)中的電流的兩倍。雖然圖2 中的晶體管202和204被描述為單個(gè)晶體管，但是每個(gè)晶體管可以被實(shí)現(xiàn)為并聯(lián)晶體管組， 并且可以通過(guò)控制開(kāi)關(guān)以確定并聯(lián)工作的晶體管的數(shù)量來(lái)調(diào)整有效的"尺寸"。因此，可以 通過(guò)切換晶體管（202)的尺寸將晶體管Q3的電流密度（圖2)切換至等于晶體管Q1 (圖1) 的電流密度（或者圖1中的晶體管Q2的電流密度）。例如假設(shè)晶體管Q2(圖1)的發(fā)射極 的尺寸為一個(gè)單位，并且晶體管Q3的發(fā)射極（圖2)與晶體管Q2(圖1)具有相同的尺寸， 并且晶體管104 (圖1)和晶體管202 (圖2)的尺寸相同，那么晶體管Q3中的電流密度是 (l+m)il。如果晶體管