機車智能顯示系統(tǒng)和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明實施例涉及機車自動控制技術(shù)領(lǐng)域，尤其涉及一種機車智能顯示系統(tǒng)和方法。
【背景技術(shù)】
[0002]機車顯示單元是整個機車系統(tǒng)中一個重要的組成部分，為操作人員實時掌握機車運行狀態(tài)、輔助控制機車其他設(shè)備提供了重要的手段。而新型電力機車對于機車顯示單元功能和應用要求的不斷提高。
[0003]現(xiàn)有顯示單元的功能卻仍然限于邏輯處理與狀態(tài)顯示。當機車出現(xiàn)故障時顯示單元作為機車總線端口數(shù)據(jù)的接收終端，操作人員的需求已不僅僅是提醒，還需要更進一步的故障應急處理指導以防止嚴重機車機破的發(fā)生。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實施例提供一種機車智能顯示系統(tǒng)和方法，以克服現(xiàn)有技術(shù)中機車對于故障，系統(tǒng)只做出提醒或報警，無法保證系統(tǒng)正常工作的問題。
[0005]本發(fā)明的一種機車智能顯示系統(tǒng)，包括:顯示屏，還包括:
[0006]用于接收機車總系統(tǒng)發(fā)送的數(shù)據(jù)，并進行邏輯處理向所述顯示屏發(fā)送顯示數(shù)據(jù)的主處理器、用于接收機車總系統(tǒng)發(fā)送的數(shù)據(jù)，并進行實時存儲和故障應急處理的FPGA處理器、用于加載啟動所述主處理器的主處理器系統(tǒng)盤、用于加載啟動所述FPGA處理器的FPGA處理器系統(tǒng)盤、用于轉(zhuǎn)儲所述主處理器數(shù)據(jù)的FLASH數(shù)據(jù)存儲模塊、用于擴展存儲所述FPGA處理器數(shù)據(jù)的擴展CF存儲卡、用于連接外圍設(shè)備連接的對外接口模塊、用于采集所述主處理器和所述FPGA處理器的工作狀態(tài)的狀態(tài)采集模塊；
[0007]所述狀態(tài)采集模塊分別與所述主處理器和所述FPGA處理器連接，所述主處理器與所述主處理器系統(tǒng)盤、所述FLASH數(shù)據(jù)存儲模塊連接，所述FPGA處理器與所述FPGA處理器系統(tǒng)盤、所述擴展CF存儲卡連接，所述對外接口模塊分別于所述主處理器、所述FPGA處理器連接。
[0008]進一步地，所述FPGA處理器，還用于:
[0009]將所述應急處理方案發(fā)送至處理器，以使顯示屏顯示所述處理方案。
[0010]進一步地，還包括:
[0011]用于復位所述主處理器、所述FPGA處理器的復位指示模塊，所述復位指示模塊通過I/O接口與所述主處理器、所述FPGA處理器連接。
[0012]進一步地，還包括:
[0013]用于連接具有PC104總線結(jié)構(gòu)的設(shè)備或網(wǎng)絡(luò)接口板卡的擴展PC104接口，所述擴展PC104接口與所述主處理器連接。
[0014]進一步地，還包括:
[0015]用于將所述主處理器、所述FPGA處理器的緩存數(shù)據(jù)通過并行準串行的方式輸出的接口轉(zhuǎn)換模塊，所述接口轉(zhuǎn)換模塊分別于所述主處理器、所述FPGA處理器連接。
[0016]進一步地，所述接口模塊，包括:
[0017]用于連接總線網(wǎng)絡(luò)并進行端口數(shù)據(jù)交互的RS422接口、用于與網(wǎng)絡(luò)中的外圍設(shè)備數(shù)據(jù)交互的以太網(wǎng)接口、用于外接U盤加載數(shù)據(jù)的USB接口、用于與鼠標及顯示器連接的PS2接口以及DVI接口、用于所述主處理器、所述FPGA處理器參數(shù)設(shè)定和軟件調(diào)試的RS232接口。
[0018]本發(fā)明還提供一種機車智能顯示方法，包括:
[0019]FPGA處理器接收機車總系統(tǒng)發(fā)送的數(shù)據(jù)，并將所述數(shù)據(jù)存入本地數(shù)據(jù)庫中；
[0020]所述FPGA處理器讀取所述本地數(shù)據(jù)庫中的數(shù)據(jù)，并將所述數(shù)據(jù)存入指定循環(huán)動態(tài)鏈表中；
[0021]判斷所述數(shù)據(jù)是否超出預存的標準數(shù)據(jù)范圍值，若是，則將超出標準數(shù)據(jù)范圍值的數(shù)據(jù)從所述指定循環(huán)動態(tài)鏈表節(jié)點取出；
[0022]根據(jù)所述超出標準數(shù)據(jù)范圍值的數(shù)據(jù)確定故障設(shè)備；
[0023]根據(jù)預設(shè)的分析策略以及所述故障設(shè)備確定故障原因；
[0024]根據(jù)所述故障原因?qū)收显O(shè)備進行處理。
[0025]進一步地，所述根據(jù)所述故障原因?qū)收显O(shè)備進行處理之后，還包括:
[0026]將處理故障設(shè)備的處理方案發(fā)送至主處理器，以使顯示屏顯示所述處理方案。
[0027]本發(fā)明機車智能顯示系統(tǒng)包括主處理器和FPGA處理器，所述主處理器接收機車總系統(tǒng)發(fā)送的數(shù)據(jù)，并進行邏輯處理向所述顯示屏發(fā)送顯示數(shù)據(jù)，該FPGA處理器實時存儲和故障應急處理，解決了現(xiàn)有技術(shù)中當機車發(fā)生故障時，系統(tǒng)只做出提醒或報警的問題，實現(xiàn)了機車運行數(shù)據(jù)的實時監(jiān)測、本地記錄、智能分析，顯示屏顯示故障的應急處理方案。
【附圖說明】
[0028]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0029]圖1為本發(fā)明機車智能顯示系統(tǒng)結(jié)構(gòu)示意圖；
[0030]圖2為本發(fā)明機車智能顯示方法流程圖。
【具體實施方式】
[0031]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0032]圖1為本發(fā)明機車智能顯示系統(tǒng)結(jié)構(gòu)示意圖，如圖1所示，本實施例系統(tǒng)包括:
[0033]用于顯示機車系統(tǒng)數(shù)據(jù)的顯示屏101、用于接收機車總系統(tǒng)發(fā)送的數(shù)據(jù)，并進行邏輯處理向所述顯示屏發(fā)送顯示數(shù)據(jù)的主處理器102、用于接收機車總系統(tǒng)發(fā)送的數(shù)據(jù)，并進行實時存儲和故障應急處理的FPGA處理器103、用于加載啟動所述主處理器的主處理器系統(tǒng)盤104、用于加載啟動所述FPGA處理器的FPGA處理器系統(tǒng)盤105、用于轉(zhuǎn)儲所述主處理器數(shù)據(jù)的FLASH數(shù)據(jù)存儲模塊106、用于擴展存儲所述FPGA處理器數(shù)據(jù)的擴展CF存儲卡107、用于連接外圍設(shè)備連接的對外接口模塊108、用于采集所述主處理器和所述FPGA處理器的工作狀態(tài)的狀態(tài)采集模塊109 ;
[0034]所述狀態(tài)采集模塊109分別與所述主處理器102和所述FPGA處理器103連接，所述主處理器102與所述主處理器系統(tǒng)盤104、所述FLASH數(shù)據(jù)存儲模塊連接，所述FPGA處理器103與所述FPGA處理器系統(tǒng)盤106、所述擴展CF存儲卡107連接，所述對外接口模塊108分別于所述主處理器102、所述FPGA處理器103連接。
[0035]具體來說，其中，主處理器和FPGA處理器同步接收機車總系統(tǒng)發(fā)送的數(shù)據(jù)，主處理器接收機車總系統(tǒng)發(fā)送的數(shù)據(jù)，并將該數(shù)據(jù)進行邏輯處理并向顯示屏發(fā)送顯示數(shù)據(jù)。FPGA處理器接收機車總系統(tǒng)發(fā)送的數(shù)據(jù)，并將該數(shù)據(jù)進行實時存儲，并且在主處理器發(fā)生故障時對故障進行應急處理。主處理器系統(tǒng)盤和FPGA處理器系統(tǒng)盤分別為加載主處理器和FPGA處理器的啟動系統(tǒng)盤，主處理器系統(tǒng)盤配置Linux操作系統(tǒng)，QT圖形化開發(fā)工具，采用多進程和多線程的并發(fā)處理機制。FPGA處理器系統(tǒng)盤同樣配置Linux操作系統(tǒng)，其所有軟件的編輯工作在地面軟件編譯平臺上完成，從而大大減小了操作系統(tǒng)的啟動時間和系統(tǒng)內(nèi)核的容量。保證了數(shù)據(jù)的監(jiān)測和記錄、故障分析。與主處理器連接的FLASH數(shù)據(jù)存儲模塊用于主處理器的數(shù)據(jù)轉(zhuǎn)儲，并用于對外數(shù)據(jù)上傳和下載。轉(zhuǎn)儲的數(shù)據(jù)包括制定的機車端口數(shù)據(jù)、機車故障信息環(huán)境變量信息、LOG日志記錄文件、機車運用維護記錄檔案文件等。與FPGA處理連接的擴展CF存儲卡用于機車端口數(shù)據(jù)的本地存儲，為地面專家系統(tǒng)，地面技術(shù)人員和顯示系統(tǒng)本身提供了大數(shù)據(jù)依托。并且，該CF存儲卡采用數(shù)據(jù)庫方式存儲機車故障信息以及故障信息對應的相關(guān)設(shè)備數(shù)據(jù)、故障應急解決方案數(shù)據(jù)等。數(shù)據(jù)采集模塊具有模擬和數(shù)字兩種采集方式，可以將主處理器和FPGA兩個處理器的工作狀態(tài)、數(shù)據(jù)輸入和數(shù)據(jù)輸出狀態(tài)進行采集輸出，并判斷采集的工作狀態(tài)與預設(shè)值是否一致，若不一致，則連接與數(shù)據(jù)采集模塊的狀態(tài)指示燈會閃爍提示報警。
[0036]進一步地，還包括:
[0037]用于復位所述主處理器110、所述FPGA處理器的復位指示模塊，所述復位指示模塊通過I/O接口與所述主處理器、所述FPGA處理器連接。
[0038]具體來說，復位/指示模塊接收處理器工作狀態(tài)輸出信號。本實施例中，當連續(xù)5個時鐘周期內(nèi)監(jiān)測工作狀態(tài)信號輸出異常時，將向主處理器、FPGA處理器發(fā)送狀態(tài)請求指令，若主處理器、FPG處理器回復異常，則觸發(fā)處理器重啟。
[0039]進一步地，還包括:
[0040]用于連接具有PC104總線結(jié)構(gòu)的設(shè)備或網(wǎng)絡(luò)接口板卡的擴展PC104接口 111，所述擴展PC104接口與所述主處理器連接。
[0041]具體來說，擴展PC104接口為預留接口，當該顯示單元需要進行數(shù)據(jù)協(xié)議轉(zhuǎn)換或者應用到不同總線類型機車時，可以通過該接口連接具有標準PC104總線結(jié)構(gòu)的設(shè)備或網(wǎng)絡(luò)接口板卡，達到一機多用的功能。
[0042]進一步地，還包括:
[0043]用于將所述主處理器、所述FPGA處理器的緩存數(shù)據(jù)通過并行準串行的方式輸出的接口轉(zhuǎn)換模塊112，所述接口轉(zhuǎn)換模塊分別于所述主處理器、所述FPGA處理器連接。