線性穩(wěn)壓器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種線性穩(wěn)壓器。
【背景技術(shù)】
[0002]線性穩(wěn)壓器在集成電路中被廣泛應(yīng)用，如圖1所示，是現(xiàn)有線性穩(wěn)壓器的電路圖；現(xiàn)有線性穩(wěn)壓器包括誤差放大器，電壓調(diào)整器件和反饋網(wǎng)絡(luò)。
[0003]誤差放大器包括由NMOS管麗1、麗2、麗3和MN4組成的放大器本體，且放大器本體為共源共柵的差分放大器結(jié)構(gòu)，PMOS管MP1、MP2、MP3和MP4組成有源負(fù)載，NMOS管麗5組成尾電流源；偏置電壓VB3連接到NMOS管麗5的柵極，偏置電壓VBl連接到NMOS管麗2和MN4的柵極，偏置電壓VB2連接到PMOS管MP2和MP4的柵極。
[0004]電壓調(diào)整器件由NMOS管MDRV組成，NMOS管MDRV的源極作為輸出電壓OUT的輸出端，反饋網(wǎng)絡(luò)由電阻Rl和R2串聯(lián)形成。NMOS管麗I的柵極接參考電壓VREF，NMOS管麗2的柵極接由電阻Rl和R2分壓形成的反饋電壓。
[0005]現(xiàn)有線性穩(wěn)壓器通過(guò)反饋電壓和參考電壓的比較，調(diào)節(jié)NMOS管MDRV的開(kāi)啟大小，從而在輸出電流變化時(shí)維持輸出電壓OUT的穩(wěn)定。
[0006]現(xiàn)有線性穩(wěn)壓器雖然能夠?qū)崿F(xiàn)穩(wěn)定電壓的輸出，但是在上電時(shí)，會(huì)存在直流工作點(diǎn)的建立時(shí)間較慢問(wèn)題。

【發(fā)明內(nèi)容】

[0007]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種線性穩(wěn)壓器，能提高啟動(dòng)速度。
[0008]為解決上述技術(shù)問(wèn)題，本發(fā)明提供的線性穩(wěn)壓器包括:誤差放大器，電壓調(diào)整器件和反饋網(wǎng)絡(luò)。
[0009]所述誤差放大器包括放大器本體、第一尾電流源和有源負(fù)載。
[0010]所述放大器本體為差分結(jié)構(gòu)，所述放大器本體的兩個(gè)差分電路的源端都連接所述第一尾電流源，所述有源負(fù)載包括互為鏡像的第一差分有源負(fù)載和第二差分有源負(fù)載，所述第一差分有源負(fù)載和所述第二差分有源負(fù)載分別連接到所述放大器本體兩個(gè)差分電路的負(fù)載端。
[0011]所述誤差放大器還包括用于加速線性穩(wěn)壓器啟動(dòng)的加速啟動(dòng)電路，所述加速啟動(dòng)電路的第一部分電路為所述第一差分有源負(fù)載的鏡像電路，所述加速啟動(dòng)電路的第二部分電路連接所述第一部分電路，所述加速啟動(dòng)電路的第三部分電路為所述第二部分電路的鏡像電路，所述第三部分電路提供第二尾電流到所述放大器本體兩個(gè)差分電路的源端。
[0012]進(jìn)一步的改進(jìn)是，所述放大器本體的兩個(gè)差分電路都為共源共柵放大電路。
[0013]進(jìn)一步的改進(jìn)是，所述放大器本體的第一個(gè)差分電路包括第一 NMOS管和第二NMOS管，所述放大器本體的第二個(gè)差分電路包括第三NMOS管和第四NMOS管。
[0014]所述第一 NMOS管的源極和所述第二 NMOS管的源極連接在一起作為所述放大器本體的兩個(gè)差分電路的源端。
[0015]所述第一 NMOS管的漏極連接所述第二 NMOS管的源極，所述第二 NMOS管的漏極作為所述第一個(gè)差分電路的負(fù)載端。
[0016]所述第三NMOS管的漏極連接所述第四NMOS管的源極，所述第四NMOS管的漏極作為所述第二個(gè)差分電路的負(fù)載端以及作為所述放大器本體的輸出端。
[0017]所述第一 NMOS管的柵極作為第一個(gè)差分電路的輸入端并接參考電壓。
[0018]所述第三NMOS管的柵極作為第二個(gè)差分電路的輸入端并接所述反饋網(wǎng)絡(luò)輸出的反饋電壓。
[0019]所述第二 NMOS管的柵極連接所述第四NMOS管的柵極都接第一偏置電壓。
[0020]進(jìn)一步的改進(jìn)是，所述第一差分有源負(fù)載包括第一 PMOS管和第二 PMOS管，所述第二差分有源負(fù)載包括第三PMOS管和第四PMOS管。
[0021]所述第一 PMOS管的源極和所述第三PMOS管的源極都接電源電壓。
[0022]所述第一 PMOS管的漏極連接所述第二 PMOS管的源極，所述第三PMOS管的漏極連接所述第四PMOS管的源極。
[0023]所述第一 PMOS管的柵極、所述第三PMOS管的柵極和所述第二 PMOS管的漏極都連接所述第二 NMOS管的漏極。
[0024]所述第四PMOS管的漏極連接所述第四NMOS管的漏極。
[0025]所述第二 NMOS管的柵極和所述第四NMOS管的柵極都連接第二偏置電壓。
[0026]進(jìn)一步的改進(jìn)是，所述第一尾電流源包括第五NMOS管，所述第五NMOS管的源極接地，所述第五NMOS管的漏極連接所述第一 NMOS管的源極，所述第五NMOS管的柵極連接第三偏置電壓。
[0027]進(jìn)一步的改進(jìn)是，所述加速啟動(dòng)電路的第一部分電路包括第五PMOS管和第六PMOS管，所述第五PMOS管的源極接電源電壓，所述第五PMOS管的漏極連接所述第六PMOS管的源極，所述第五PMOS管的柵極連接所述第一 PMOS管的柵極，所述第六PMOS管的柵極連接所述第二偏置電壓，所述第六PMOS管的漏極連接所述第二部分電路。
[0028]進(jìn)一步的改進(jìn)是，所述加速啟動(dòng)電路的第二部分電路包括第六NMOS管，所述加速啟動(dòng)電路的第三部分電路包括第七NMOS管，所述第六NMOS管和所述第七NMOS管的源極接地，所述第六NMOS管的柵極和漏極以及所述第七NMOS管的柵極都連接到所述第一部分電路。
[0029]所述第七NMOS管的漏極連接到所述放大器本體兩個(gè)差分電路的源端。
[0030]進(jìn)一步的改進(jìn)是，所述電壓調(diào)整器件包括第八NMOS管，所述第八NMOS管的漏極連接電源電壓，所述第八NMOS管的柵極連接所述第四NMOS管的漏極，所述第八NMOS管的源極作為所述線性穩(wěn)壓器的輸出端。
[0031]進(jìn)一步的改進(jìn)是，所述反饋網(wǎng)絡(luò)由串聯(lián)在所述線性穩(wěn)壓器的輸出端和地之間的電阻串組成。
[0032]本發(fā)明的加速啟動(dòng)電路能在上電過(guò)程中通過(guò)鏡像方式為誤差放大器的放大器本體提高負(fù)載電流和尾電流，從而能夠提高誤差放大器的啟動(dòng)速度。同時(shí)，本發(fā)明的誤差放大器的放大器本體、電壓調(diào)整器件和反饋網(wǎng)絡(luò)都不用改變，能使線性穩(wěn)壓器的性能得到維持且功耗不會(huì)增加。
【附圖說(shuō)明】
[0033]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0034]圖1是現(xiàn)有線性穩(wěn)壓器的電路圖；
[0035]圖2是本發(fā)明較佳實(shí)施例線性穩(wěn)壓器的電路圖；
[0036]圖3是圖2所對(duì)應(yīng)的環(huán)路網(wǎng)絡(luò)示意圖；
[0037]圖4是本發(fā)明實(shí)施例和現(xiàn)有線性穩(wěn)壓器的啟動(dòng)仿真曲線。
【具體實(shí)施方式】
[0038]本發(fā)明實(shí)施例線性穩(wěn)壓器包括:誤差放大器，電壓調(diào)整器件和反饋網(wǎng)絡(luò)。
[0039]所述誤差放大器包括放大器本體、第一尾電流源和有源負(fù)載。
[0040]所述放大器本體為差分結(jié)構(gòu)，所述放大器本體的兩個(gè)差分電路的源端都連接所述第一尾電流源，所述有源負(fù)載包括互為鏡像的第一差分有源負(fù)載和第二差分有源負(fù)載，所述第一差分有源負(fù)載和所述第二差分有源負(fù)載分別連接到所述放大器本體兩個(gè)差分電路的負(fù)載端。
[0041]所述誤差放大器還包括用于加速線性穩(wěn)壓器啟動(dòng)的加速啟動(dòng)電路，所述加速啟動(dòng)電路的第一部分電路為所述第一差分有源負(fù)載的鏡像電路，所述加速啟動(dòng)電路的第二部分電路連接所述第一部分電路，所述加速啟動(dòng)電路的第三部分電路為所述第二部分電路的鏡像電路，所述第三部分電路提供第二尾電流到所述放大器本體兩個(gè)差分電路的源端。
[0042]如圖2所示，是本發(fā)明實(shí)施例線性穩(wěn)壓器的電路圖；所述放大器本體的兩個(gè)差分電路都為共源共柵放大電路。
[0043]所述放大器本體的第一個(gè)差分電路包括第一 NMOS管麗I和第二 NMOS管麗2，所述放大器本體的第二個(gè)差分電路包括第三NMOS管MN3和第四NMOS管MN4。
[0044]所述第一 NMOS管MNl的源極和所述第二 NMOS管MN2的源極連接在一起作為所述放大器本體的兩個(gè)差分電路的源端。
[0045]所述第一 NMOS管MNl的漏極連接所述第二 NMOS管MN2的源極，所述第二 NMOS管MN2的漏極作為所述第一個(gè)差分電路的負(fù)載端。
[0046]所述第三NMOS管麗3的漏極連接所述第四NMOS管MN4的源極，所述第四NMOS管MN4的漏極作為所述第二個(gè)差分電路的負(fù)載端以及作為所述放大器本體的輸出端。
[0047]所述第一 NMOS管MNl的柵極作為第一個(gè)差分電路的輸入端并接參考電壓VREF。
[0048]所述第三NMOS管MN3的柵極作為第二個(gè)差分電路的輸入端并接所述反饋網(wǎng)絡(luò)輸出的反饋電壓。
[0049]所述第二 NMOS管麗2的柵極連接所述第四NMOS管MN4的柵極都接第一偏置電壓VBl0
[0050]所述第一差分有源負(fù)載包括第一 PMOS管MPl和第二 PMOS管MP2，所述第二差分有源負(fù)載包括第三PMOS管MP3和第四PMOS管MP4。
[0051]所述第一 PMOS管MPl的源極和所述第三PMOS管MP3的源極都接電源電壓VDD。
[0052]所述第一 PMOS管MPl的漏極連接所述第二 PMOS管MP2的源極，所述第三PMOS管MP3的漏極連接所述第四PMOS管MP4的源極。
[00