一種基于fpga的多通道數(shù)字量輸入輸出裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字量輸入輸出技術(shù)領(lǐng)域，尤其涉及一種適用于大數(shù)據(jù)量1通信的基于FPGA的多通道數(shù)字量輸入輸出裝置。
【背景技術(shù)】
[0002]目前針對數(shù)字量輸入輸出通常是基于單片機(jī)或其他順序執(zhí)行的嵌入式處理器實現(xiàn)，即需要設(shè)置輸入模塊以及輸出模塊，由單片機(jī)作為處理器或配置順序執(zhí)行的嵌入式處理器，處理器從輸入模塊采集數(shù)字量信號后進(jìn)行處理，從輸出模塊輸出數(shù)字量信號，實現(xiàn)數(shù)字量輸入輸出功能。但采用上述數(shù)字量輸入輸出方式時，由于單片機(jī)或其他嵌入式處理器的1引腳數(shù)量有限，僅能夠適用于小數(shù)據(jù)量的1通信中，對于大數(shù)據(jù)量的1通信則無法滿足需求;而為了適應(yīng)大數(shù)據(jù)量1通信，目前通常是將多個輸入輸出模塊進(jìn)行組合應(yīng)用，再通過總線通訊實現(xiàn)各模塊的控制，該類方式實現(xiàn)復(fù)雜，占用通訊資源多，同時由于順序執(zhí)行的處理器只能按順序接收數(shù)據(jù)、處理數(shù)據(jù)以及配置1輸出、循環(huán)掃描1狀態(tài)、發(fā)送1狀態(tài)信息等，因而上述數(shù)字量輸入輸出方式還存在1通訊速率低的問題。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題就在于:針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種結(jié)構(gòu)簡單、所需成本低、能夠支持大數(shù)據(jù)量1通信功能，實現(xiàn)多通道以及寬范圍電壓等級的數(shù)字量輸入輸出且占用通訊資源少、通訊速率高的基于FPGA的多通道數(shù)字量輸入輸出裝置。
[0004]為解決上述技術(shù)問題，本發(fā)明提出的技術(shù)方案為:
一種基于FPGA的多通道數(shù)字量輸入輸出裝置，包括多通道輸入輸出模塊以及FPGA控制模塊，所述多通道輸入輸出模塊與所述FPGA控制模塊中FPGA的多個1接口連接，所述多通道輸入輸出模塊采集多路通道的數(shù)字量輸入信號，所述FPGA控制模塊通過FPGA從各個1接口接收所述數(shù)字量輸入信號，并控制通過所述多通道輸入輸出模塊輸出所需數(shù)字量信號。
[0005]作為本發(fā)明的進(jìn)一步改進(jìn):所述多通道輸入輸出模塊包括多路用于采集數(shù)字量輸入信號并轉(zhuǎn)換為電壓信號的輸入信號處理單元、多路用于提供多種電壓等級數(shù)字量信號作為輸出信號的輸出信號選擇單元以及具有多路1接口的1接口單元，所述輸入信號處理單元、輸出信號選擇單元的一端均分別與所述1接口單元連接，另一端均分別與所述FPGA控制模塊連接。
[0006]作為本發(fā)明的進(jìn)一步改進(jìn):所述輸出信號選擇單元包括多條并聯(lián)連接的開關(guān)支路，每條所述開關(guān)支路接入一種電壓等級的數(shù)字量信號，各條所述開關(guān)支路由所述FPGA控制模塊控制閉合、斷開以輸出對應(yīng)電壓等級的數(shù)字量信號。
[0007]作為本發(fā)明的進(jìn)一步改進(jìn):所述開關(guān)支路包括相互連接的繼電器以及繼電器驅(qū)動單元，所述繼電器驅(qū)動單元連接所述FPGA控制模塊;所述繼電器驅(qū)動單元包括依次連接的限流電阻、控制開關(guān)管以及續(xù)流二極管，所述續(xù)流二極管與所述繼電器的線圈并聯(lián)連接。
[0008]作為本發(fā)明的進(jìn)一步改進(jìn):所述輸入信號處理單元包括接入開關(guān)以及電壓轉(zhuǎn)換子單元，所述接入開關(guān)控制接入數(shù)字量輸入信號，經(jīng)所述電壓轉(zhuǎn)換子單元轉(zhuǎn)換為所需電壓信號輸出；所述電壓轉(zhuǎn)換子單元包括依次連接的電阻分壓電路、光耦隔離電路以及功率放大電路。
[0009]作為本發(fā)明的進(jìn)一步改進(jìn):所述FPGA控制模塊中FPGA配置有相互連接的信號采集單元以及邏輯譯碼單元，所述信號采集單元采集所述輸入信號處理單元輸出的電壓信號，經(jīng)所述邏輯譯碼單元進(jìn)行譯碼后，輸出對應(yīng)其中一種電壓等級數(shù)字量信號的譯碼信號至所述輸出信號選擇單元。
[0010]作為本發(fā)明的進(jìn)一步改進(jìn):所述多通道輸入輸出模塊還包括通信接口單元，所述通信接口單元與所述FPGA控制模塊中FPGA的多個通信接口連接。
[0011 ]作為本發(fā)明的進(jìn)一步改進(jìn):所述FPGA控制模塊包括與所述通信接口單元連接的以太網(wǎng)通訊單元，所述以太網(wǎng)通訊單元包括PHY芯片以及配置在FPGA中的以太網(wǎng)MAC控制器，所述PHY芯片與所述以太網(wǎng)MAC控制器連接。
[0012]作為本發(fā)明的進(jìn)一步改進(jìn):所述多通道輸入輸出模塊還包括用于指示各通道輸入輸出狀態(tài)的信號指示單元，所述信號指示單元與所述FPGA控制模塊連接。
[0013]作為本發(fā)明的進(jìn)一步改進(jìn):所述多通道輸入輸出模塊設(shè)置在第一電路板上，所述FPGA控制模塊設(shè)置在第二電路板上，所述第二電路板安裝在所述第一電路板上。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于:
1)本發(fā)明基于FPGA的多通道數(shù)字量輸入輸出裝置，基于FPGA的并行處理方式將多通道輸入輸出功能、FPGA控制功能分開設(shè)置在多通道輸入輸出模塊、FPGA控制模塊中，由FPGA控制模塊從多通道輸入輸出模塊接收多路通道的數(shù)字量輸入信號，同時控制多通道輸入輸出模塊輸出所需數(shù)字量信號，實現(xiàn)數(shù)字量輸入輸出功能，基于FPGA可以支持大數(shù)據(jù)量的1通信功能，從而能夠滿足大數(shù)據(jù)量1通信需求實現(xiàn)多通道數(shù)字量輸入輸出，同時接收數(shù)據(jù)和發(fā)送數(shù)據(jù)可同時進(jìn)行，實現(xiàn)數(shù)據(jù)收發(fā)、1配置的并行處理，占用資源少且提高了系統(tǒng)的速率和安全性；
2)本發(fā)明基于FPGA的多通道數(shù)字量輸入輸出裝置，進(jìn)一步輸入信號處理單元通過1接口單元可以同時采集多通道的數(shù)字量輸入信號進(jìn)行電壓轉(zhuǎn)換，實現(xiàn)多通路、寬范圍的數(shù)字量采集，同時輸出信號選擇單元通過1接口單元可以提供多通路的多種電壓等級數(shù)字量信號輸出，滿足大數(shù)據(jù)量測試中對不同輸出信號的應(yīng)用需求；
3)本發(fā)明基于FPGA的多通道數(shù)字量輸入輸出裝置，輸出信號選擇單元進(jìn)一步包括多條并聯(lián)連接的開關(guān)支路，每條開關(guān)支路接入一種電壓等級的數(shù)字量信號，各條開關(guān)支路由FPGA控制模塊控制閉合、斷開，可以控制輸出所需的數(shù)字量信號，同時便于配置、擴(kuò)展所需的輸出信號；
4)本發(fā)明基于FPGA的多通道數(shù)字量輸入輸出裝置，多通道輸入輸出模塊進(jìn)一步還包括通信接口單元，通信接口通過通信接口單元中轉(zhuǎn)至FPGA控制模塊，使得FPGA可以與外部進(jìn)行通訊，基于FPGA控制可以在驅(qū)動多通道的1功能，同時方便的實現(xiàn)大量通信接口的設(shè)置；
5)本發(fā)明基于FPGA的多通道數(shù)字量輸入輸出裝置，進(jìn)一步多通道輸入輸出模塊設(shè)置在第一電路板上，F(xiàn)PGA控制模塊設(shè)置在第二電路板上，第二電路板安裝在第一電路板上，驅(qū)動板與具有核心控制功能的控制板分開布置并采用疊板的方式構(gòu)成抽屜式結(jié)構(gòu)，提升了裝置的可維護(hù)性。
【附圖說明】
[0015]圖1是本實施例基于FPGA的多通道數(shù)字量輸入輸出裝置的結(jié)構(gòu)示意圖。
[0016]圖2是本實施例實現(xiàn)多通道數(shù)字量輸入輸出的結(jié)構(gòu)原理示意圖。
[0017]圖3是本實施例輸入信號處理單元與輸出信號選擇單元的具體電路結(jié)構(gòu)示意圖。
[0018]圖4是本實施例繼電器驅(qū)動單元的結(jié)構(gòu)示意圖。
[0019]圖5是本實施例FPGA控制模塊中FPGA的結(jié)構(gòu)原理示意圖。
[0020]圖6是本實施例多通道數(shù)字量輸入輸出裝置的具體布置原理示意圖。
[0021]圖例說明:1、多通道輸入輸出模塊；11、輸入信號處理單元;111、電壓轉(zhuǎn)換子單元；12、輸出信號選擇單元;13、1接口單元；14、通信接口單元；2、FPGA控制模塊;15、電源轉(zhuǎn)換單元;16、信號指示單元。
【具體實施方式】
[0022]以下結(jié)合說明書附圖和具體優(yōu)選的實施例對本發(fā)明作進(jìn)一步描述，但并不因此而限制本發(fā)明的保護(hù)范圍。
[0023]如圖1、2所示，本實施例基于FPGA的多通道數(shù)字量輸入輸出裝置包括多通道輸入輸出模塊I以及FPGA控制模塊2，多通道輸入輸出模塊I與FPGA控制模塊2中FPGA的多個1接口連接，多通道輸入輸出模塊I采集多路通道的數(shù)字量輸入信號，F(xiàn)PGA控制模塊2通過FPGA從各個1接口接收數(shù)字量輸入信號，并控制通過多通道輸入輸出模塊I輸出所需數(shù)字量信號。FPGA(FieId — Programmable Gate Array，現(xiàn)場可編程門陣列)具有大數(shù)據(jù)量的1(Input Output，輸入輸出)接口，不同于單片機(jī)和其他嵌入式處理器的順序執(zhí)行工作方式，F(xiàn)PGA為并行處理方式，內(nèi)部可配置通訊模塊、控制模塊等多個模塊為并行運行，本實施例基于FPGA的并行處理方式，通過將多通道輸入輸出功能、FPGA控制功能分開設(shè)置在多通道輸入輸出模塊1、FPGA控制模塊2中，由FPGA控制模塊2實現(xiàn)通信、數(shù)據(jù)解析以及邏輯控制功能，控制多通道輸入輸出模塊I執(zhí)行數(shù)字量輸入輸出，從而基于FPGA可以支持大數(shù)據(jù)量的1通信功能，能夠滿足大數(shù)據(jù)量1通信需求實現(xiàn)多通道數(shù)字量輸入輸出功能，同時接收數(shù)據(jù)和發(fā)送數(shù)據(jù)可同時進(jìn)行，實現(xiàn)數(shù)據(jù)收發(fā)、1配置的并行處理，占用資源少且提高了系統(tǒng)的速率和安全性。
[0024]本實施例中，多通道輸入輸出模塊I包括多路用于采集數(shù)字量輸入信號并轉(zhuǎn)換為電壓信號的輸入信號處理單元11、多路用于提供多種電壓等級數(shù)字量信號作為輸出信號的輸出信號選擇單元12以及具有多路1接口的1接口單元13，輸入信號處理單元11、輸出信號選擇單元12的一端均分別與1接口單元13連接，另一端均分別與FPGA控制模塊2連接。輸入信號處理單元11通過1接口單元13可以同時采集多通道的數(shù)字量輸入信號進(jìn)行電壓轉(zhuǎn)換，實現(xiàn)多通路、寬范圍的數(shù)字量采集，同時輸出信號選擇單元12通過1接口單元13可以提供多通路的多種電壓等級數(shù)字量信號輸出，滿足大數(shù)據(jù)量測試中對不同輸出信號的應(yīng)用需求。
[0025]本實施例多通道輸入輸出模塊I具體通過1接口單元13與外部設(shè)備連接，輸入信號處理單元11從1接口單元13采集外部設(shè)備的多路數(shù)字量輸入信號，并轉(zhuǎn)換為3.3V電壓信號后輸出至FPGA控制模塊2;輸出信號選擇單元12接收FPGA控制模塊2的控制信號，控制輸出所需電壓等級輸出信號，通過1接口單元13輸出給外部設(shè)備。本實施例1O接口單元13具體包含50路1接口(TP1-TP50)，對應(yīng)設(shè)置50路輸入信號處理單元11以及輸出信號選擇單元12，結(jié)合FPGA控制模塊2可實現(xiàn)50路1的輸入輸出；50路1接口具體是由2個25芯連接器實現(xiàn)與外部設(shè)備連接器的連接。
[0026]本實施例中，輸出信號選擇單元12包括多條并聯(lián)連接的開關(guān)支路，每條開關(guān)支路接入一種電壓等級的數(shù)字量信號，各條開關(guān)支路由FPGA控制模塊2控制閉合、斷開以輸出對應(yīng)電壓等級的數(shù)字量信號。輸出信號選擇單元12可以根據(jù)實際需求設(shè)置開關(guān)支路，方便對輸出信號進(jìn)行配置、擴(kuò)展，如圖3所示，本實施例每路輸出信號選擇單元12具體設(shè)置對應(yīng)100V、50V、24V以及GND四種電壓等級的開關(guān)支路(對應(yīng)U2B?U5B開關(guān)的支路)，通過閉合不同的開關(guān)支路即可輸出不同電壓等級的數(shù)字量信號(DC100V、DC50V、DC24V或GND)作為輸