一種寬帶低功耗電流差分電路的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種寬帶低功耗電流差分電路，包括第一電流輸入級(jí)電路、第二電流輸入級(jí)電路和電流輸出級(jí)電路，所述電流輸出級(jí)電路分別與第一電流輸入級(jí)電路和第二電流輸入級(jí)電路連接，所述第一電流輸入級(jí)電路和第二電流輸入級(jí)電路連接。本發(fā)明通過(guò)對(duì)電流輸出級(jí)電路采用了共源共柵電流鏡結(jié)構(gòu)，該結(jié)構(gòu)具有高的輸出阻抗，能有效降低電流鏡MOS晶體管溝道長(zhǎng)度調(diào)制效應(yīng)的影響，從而在保證電流傳輸精度的同時(shí)，提升電流傳輸帶寬。本發(fā)明可廣泛應(yīng)用于射頻集成電路領(lǐng)域中。
【專(zhuān)利說(shuō)明】
一種寬帶低功耗電流差分電路
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及電子電路技術(shù)領(lǐng)域，尤其涉及一種寬帶低功耗電流差分電路。
【背景技術(shù)】
[0002] 隨著系統(tǒng)集成技術(shù)的飛速發(fā)展，電流模式電路以其寬帶寬、功耗低等優(yōu)點(diǎn)而得到 廣泛應(yīng)用。電流差分電路是很多電流模式積木模塊的基礎(chǔ)電路，電流差分電路性能直接影 響積木模塊的電路性能。傳統(tǒng)電流差分電路多采用基本電流源與電流鏡組成，基本電流源 和電流鏡受溝道長(zhǎng)度調(diào)制效應(yīng)的影響，在實(shí)際應(yīng)用中，為了保證傳輸電流傳輸精度，加大 M0S晶體管的溝道長(zhǎng)度可以改善電流傳輸精度，但會(huì)使得M0S晶體管節(jié)點(diǎn)電容增大，降低電 流源與電流鏡的應(yīng)用頻率。

【發(fā)明內(nèi)容】

[0003] 為了解決上述技術(shù)問(wèn)題，本發(fā)明的目的是提供一種能提高電流傳輸，且能降低電 流鏡M0S晶體管溝道長(zhǎng)度調(diào)制效應(yīng)影響的一種寬帶低功耗電流差分電路。
[0004] 本發(fā)明所采取的技術(shù)方案是：
[0005] -種寬帶低功耗電流差分電路，包括第一電流輸入級(jí)電路、第二電流輸入級(jí)電路 和電流輸出級(jí)電路，所述電流輸出級(jí)電路分別與第一電流輸入級(jí)電路和第二電流輸入級(jí)電 路連接，所述第一電流輸入級(jí)電路和第二電流輸入級(jí)電路連接。
[0006] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述第一電流輸入級(jí)電路包括共源共柵電流源電路和 倒置電壓跟隨電流源電路，所述共源共柵電流源電路的輸出端與倒置電壓跟隨電流源電路 的輸入端連接，所述倒置電壓跟隨電流源電路與電流輸出級(jí)電路連接，所述共源共柵電流 源電路和倒置電壓跟隨電流源電路均與第二電流輸入級(jí)電路連接。
[0007] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述共源共柵電流源電路包括第一 PM0S管、第二PM0S 管和第三PM0S管，所述第一 PM0S管的源極分別連接至電源端和第二PM0S管的源極，所述第 一 PM0S管的漏極分別連接至第一 PM0S管的柵極、第二PM0S管的柵極和第二電流輸入級(jí)電 路，所述第二PM0S管的漏極與第三PM0S管的源極連接，所述第三PM0S管的柵極分別與第二 偏置電壓端、第二電流輸入級(jí)電路和電流輸出級(jí)電路連接，所述第三PM0S管的漏極與倒置 電壓跟隨電流源電路的輸入端連接。
[0008] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述倒置電壓跟隨電流源電路包括第一匪0S管、第二 匪0S管和第三NM0S管，所述第三匪0S管的漏極分別與第三PM0S管的漏極、第一 NM0S管的柵 極和第二NM0S管的柵極連接，所述第三NM0S管的柵極分別與第一偏置電壓端和第二電流輸 入級(jí)電路連接，所述第三NM0S管的源極分別與第一差分輸入端和第一 NM0S管的漏極連接， 所述第二NM0S管的漏極與電流輸出級(jí)電路連接，所述第一 NM0S管的源極和第二NM0S管的源 極均與地連接。
[0009] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述第二電流輸入級(jí)電路包括第四PM0S管、第五PM0S 管、第四NM0S管、第五NM0S管和第六匪0S管，所述第四PM0S管的源極連接至電源端，所述第 四PMOS管的柵極連接至第二PMOS管的柵極，所述第四PMOS管的漏極連接至第五PMOS管的源 極，所述第五PM0S管的柵極連接至第三PM0S管的柵極，所述第五PM0S管的漏極分別與第四 W0S管的漏極、第五W0S管的柵極和第六匪0S管的柵極連接，所述第四匪0S管的柵極連接 至第三NM0S管的柵極，所述第四NM0S管的源極分別與第二差分輸入端和第六NM0S管的漏極 連接，所述第五W0S管的漏極與電流輸出級(jí)電路連接，所述第五NM0S管的源極和第六匪0S 管的源極均與地連接。
[0010] 作為本發(fā)明的進(jìn)一步改進(jìn)，所述電流輸出級(jí)電路包括第六PMOS管、第七PMOS管、第 八PM0S管和第九PM0S管，所述第六PM0S管的源極和第七PM0S管的源極均連接至電源端，所 述第六PM0S管的柵極分別與第七PM0S管的柵極、第八PM0S管的漏極和第二NM0S管的漏極連 接，所述第六PM0S管的漏極連接至第八PM0S管的源極，所述第七PM0S管的漏極連接至第九 PM0S管的源極，所述第八PM0S管的柵極和第九PM0S管的柵極均連接至第五PM0S管的柵極， 所述第九PM0S管的漏極分別與差分輸出端和第五NM0S管的漏極連接。
[0011] 本發(fā)明的有益效果是：
[0012] 本發(fā)明一種寬帶低功耗電流差分電路通過(guò)對(duì)電流輸出級(jí)電路采用了共源共柵電 流鏡結(jié)構(gòu)，該結(jié)構(gòu)具有高的輸出阻抗，能有效降低電流鏡M0S晶體管溝道長(zhǎng)度調(diào)制效應(yīng)的影 響，從而在保證電流傳輸精度的同時(shí)，提升電流傳輸帶寬。而且本發(fā)明對(duì)第一電流輸入級(jí)電 路采用倒置電壓跟隨電流源電路與共源共柵電流源電路相結(jié)合的結(jié)構(gòu)，從而可以工作在很 低的電源電壓下，具有低的輸入阻抗和高的電流傳輸率，進(jìn)一步提高電流傳輸寬帶。
【附圖說(shuō)明】
[0013] 下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步說(shuō)明：
[0014] 圖1是本發(fā)明一種寬帶低功耗電流差分電路的電路原理圖；
[0015] 圖2是本發(fā)明一種寬帶低功耗電流差分電路中第一電流輸入級(jí)電路的電路原理 圖；
[0016] 圖3是本發(fā)明一種寬帶低功耗電流差分電路中電流輸出級(jí)電路的電路原理圖。
【具體實(shí)施方式】
[0017] 參考圖1，本發(fā)明一種寬帶低功耗電流差分電路，包括第一電流輸入級(jí)電路、第二 電流輸入級(jí)電路和電流輸出級(jí)電路，所述電流輸出級(jí)電路分別與第一電流輸入級(jí)電路和第 二電流輸入級(jí)電路連接，所述第一電流輸入級(jí)電路和第二電流輸入級(jí)電路連接。
[0018] 參考圖2,進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第一電流輸入級(jí)電路包括共源共柵電 流源電路和倒置電壓跟隨電流源電路，所述共源共柵電流源電路的輸出端與倒置電壓跟隨 電流源電路的輸入端連接，所述倒置電壓跟隨電流源電路與電流輸出級(jí)電路連接，所述共 源共柵電流源電路和倒置電壓跟隨電流源電路均與第二電流輸入級(jí)電路連接。
[0019] 進(jìn)一步作為優(yōu)選的實(shí)施方式，所述共源共柵電流源電路包括第一 PM0S管PM1、第二 PM0S管PM2和第三PM0S管PM3,所述第一 PM0S管PM1的源極分別連接至電源端和第二PM0S管 PM2的源極，所述第一 PM0S管PM1的漏極分別連接至第一 PM0S管PM1的柵極、第二PM0S管PM2 的柵極和第二電流輸入級(jí)電路，所述第二PM0S管PM2的漏極與第三PM0S管PM3的源極連接， 所述第三PM0S管PM3的柵極分別與第二偏置電壓端、第二電流輸入級(jí)電路和電流輸出級(jí)電 路連接，所述第三PMOS管PM3的漏極與倒置電壓跟隨電流源電路的輸入端連接。
[0020] 進(jìn)一步作為優(yōu)選的實(shí)施方式，所述倒置電壓跟隨電流源電路包括第一 NM0S管NM1、 第二匪0S管匪2和第三匪0S管匪3,所述第三匪0S管匪3的漏極分別與第三PM0S管PM3的漏 極、第一 NM0S管NM1的柵極和第二NM0S管NM2的柵極連接，所述第三NM0S管NM3的柵極分別與 第一偏置電壓端和第二電流輸入級(jí)電路連接，所述第三NM0S管NM3的源極分別與第一差分 輸入端和第一匪0S管匪1的漏極連接，所述第二NM0S管匪2的漏極與電流輸出級(jí)電路連接， 所述第一 NM0S管NM1的源極和第二NM0S管NM2的源極均與地連接。
[0021] 其中，所述第一電流輸入級(jí)電路包括共源共柵電流源電路和倒置電壓跟隨電流源 電路，該電路最低工作電壓可以表不為:VDDmin= | VTN | +2VDS，其中VTN表不M0S晶體管的閾值電 壓，而VDS為晶體管工作在飽和區(qū)的最小漏源電壓，其值可以低至0.1 V。第三PM0S管PM3和第 二PM0S管PM2組成的共源共柵電流源，其阻抗為rb = gPm3rpm3rpm2,對(duì)電路小信號(hào)分析有:p端 輸入電流^分流成兩路電流ii和i 2，i^流流經(jīng)n，形成電壓反饋到第一 NM0S管匪1，使得第 一 NM0S管NM1電流i2加大，從而提高了電流傳輸率，并且反饋的引入可以降低電流輸入端的 阻抗。
[0022]對(duì)于電流^支路，將共柵共源電流源作為負(fù)載，電流源阻抗為rb = gpm3rpm3rpm2。對(duì)于 ii支路，可以看成共柵放大電路，則有：
⑴
[0024]對(duì)于電流12支路分析，^在電流源n變化的電壓加載在第一匪0S管匪1的柵極，則 有：
(2)
[0026]電流傳輸率a:
C3)
[0028]因?yàn)閞b = gpm3rPm3rPm2,則gnmirb>>l，有：
(4)
[0030] 由式(4)可知，電流源的阻抗n越大，則電流傳輸率越高，即電流傳輸精度越高。并 且采用共源共柵電流源可以在M0S管溝道長(zhǎng)度L采用較小值即可獲得較高的阻抗n。保證了 電流傳輸精度的同時(shí)，獲得較寬的帶寬。
[0031] 由上式可知，ip~i2，p端輸入阻抗rP: (6) (5)
[0033]假設(shè) rb>>rnm3,則有：
[0035] 由式(6)可以看出，電流輸入端可獲得較低輸入阻抗，更好地符合電流差分電路端 口阻抗要求。
[0036] 進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第二電流輸入級(jí)電路包括第四PM0S管PM4、第五 PM0S管PM5、第四NM0S管匪4、第五NM0S管匪5和第六匪0S管匪6，所述第四PM0S管PM4的源極 連接至電源端，所述第四PM0S管PM4的柵極連接至第二PM0S管PM2的柵極，所述第四PM0S管 PM4的漏極連接至第五PM0S管PM5的源極，所述第五PM0S管PM5的柵極連接至第三PM0S管PM3 的柵極，所述第五PM0S管PM5的漏極分別與第四NM0S管NM4的漏極、第五NM0S管匪5的柵極和 第六NM0S管NM6的柵極連接，所述第四NM0S管NM4的柵極連接至第三NM0S管NM3的柵極，所述 第四NM0S管NM4的源極分別與第二差分輸入端和第六匪0S管NM6的漏極連接，所述第五NM0S 管匪5的漏極與電流輸出級(jí)電路連接，所述第五匪0S管匪5的源極和第六W0S管匪6的源極 均與地連接。
[0037] 參考圖3,進(jìn)一步作為優(yōu)選的實(shí)施方式，所述電流輸出級(jí)電路包括第六PM0S管PM6、 第七PM0S管PM7、第八PM0S管PM8和第九PM0S管PM9,所述第六PM0S管PM6的源極和第七PM0S 管PM7的源極均連接至電源端，所述第六PM0S管PM6的柵極分別與第七PM0S管PM7的柵極、第 八PM0S管PM8的漏極和第二匪0S管匪2的漏極連接，所述第六PM0S管PM6的漏極連接至第八 PM0S管PM8的源極，所述第七PM0S管PM7的漏極連接至第九PM0S管PM9的源極，所述第八PM0S 管PM8的柵極和第九PM0S管PM9的柵極均連接至第五PM0S管PM5的柵極，所述第九PM0S管PM9 的漏極分別與差分輸出端和第五NM0S管NM5的漏極連接。
[0038] 其中，圖2的i2電流通過(guò)第一NM0S管匪1和第二匪0S管匪2鏡像到第二NM0S管匪2支 路，再通過(guò)圖3的共源共柵電流鏡將電流鏡像到差分輸出端z端。下面對(duì)共源共柵電流鏡分 析。
[0039]針對(duì)電流鏡電流輸入端分析，第六PM0S管PM6電流ipm6:
(?)
[0041] 第八PM0S管PM8的電流ipm8:
(8)
[0043] 因?yàn)榱鹘?jīng)第六PM0S管PM6和第八PM0S管PM8的電流相等：
[0044] ipm6=ipm8 (9)
[0045] 由上式可解得電流鏡輸入端的輸入阻抗ryl: (10)
[0047] -般地，M0S晶體跨導(dǎo)大于輸出電阻的倒數(shù)
?，則可將上式化簡(jiǎn)為：
(11)
[0049]由式（11)可見(jiàn)，共源共柵電流鏡電路結(jié)構(gòu)具有較低的輸入阻抗，這樣可以減少第 二NM0S管匪2的輸出電阻rn^的影響，提高電流傳輸精度。
[0050]差分輸出端z端的阻抗rz:
[0051 ] ；Tz= (rpm9+rpm7+gpm9rpm9rpm7)//rnm5 (12)
[0052]采用共源共柵電流鏡結(jié)構(gòu)，可以提高電流鏡輸出阻抗，并可以降低電流鏡溝道長(zhǎng) 度調(diào)制效應(yīng)的影響，在設(shè)計(jì)時(shí)，第六PM0S管PM6和第七PM0S管PM7可以采用較小的溝道長(zhǎng)度， 這樣減少節(jié)點(diǎn)電容，在保證電流傳輸精度的同時(shí)，達(dá)到提升電流傳輸帶寬的功能。
[0053]本發(fā)明實(shí)施例的電路原理為:第一差分輸入端p端輸入電流iP經(jīng)過(guò)由第一 NM0S管 匪1和第二匪0S管匪2組成的電流鏡鏡像到第二NM0S管匪2支路，再經(jīng)過(guò)一級(jí)由第六PM0S管 PM6、第七PM0S管PM7、第八PM0S管PM8和第九PM0S管PM9組成的低壓共源共柵電流鏡將電流 鏡像到差分輸出端z端，電流方向是從第九PM0S管PM9流向z端;第二差分輸入端n端輸入電 流in同樣經(jīng)過(guò)由第五NM0S管匪5和第六NM0S管匪6組成的電流鏡鏡像到z端，電流方向是從z 端流向第五匪0 S管匪5，p端與n端輸入電流鏡像到Z端處，并相對(duì)于Z端形成相反方向的電 流，流向z端的電流滿(mǎn)足iz = iP-in，從而實(shí)現(xiàn)電流差分的功能。
[0054]從上述內(nèi)容可知，本發(fā)明一種寬帶低功耗電流差分電路通過(guò)對(duì)電流輸出級(jí)電路采 用了共源共柵電流鏡結(jié)構(gòu)，該結(jié)構(gòu)具有高的輸出阻抗，能有效降低電流鏡M0S晶體管溝道長(zhǎng) 度調(diào)制效應(yīng)的影響，從而在保證電流傳輸精度的同時(shí)，提升電流傳輸帶寬。而且本發(fā)明對(duì)第 一電流輸入級(jí)電路采用倒置電壓跟隨電流源電路與共源共柵電流源電路相結(jié)合的結(jié)構(gòu)，從 而可以工作在很低的電源電壓下，具有低的輸入阻抗和高的電流傳輸率，進(jìn)一步提高電流 傳輸寬帶。
[0055]以上是對(duì)本發(fā)明的較佳實(shí)施進(jìn)行了具體說(shuō)明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施 例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可做作出種種的等同變形或替 換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 一種寬帶低功耗電流差分電路，其特征在于:包括第一電流輸入級(jí)電路、第二電流輸 入級(jí)電路和電流輸出級(jí)電路，所述電流輸出級(jí)電路分別與第一電流輸入級(jí)電路和第二電流 輸入級(jí)電路連接，所述第一電流輸入級(jí)電路和第二電流輸入級(jí)電路連接。2. 根據(jù)權(quán)利要求1所述的一種寬帶低功耗電流差分電路，其特征在于:所述第一電流輸 入級(jí)電路包括共源共柵電流源電路和倒置電壓跟隨電流源電路，所述共源共柵電流源電路 的輸出端與倒置電壓跟隨電流源電路的輸入端連接，所述倒置電壓跟隨電流源電路與電流 輸出級(jí)電路連接，所述共源共柵電流源電路和倒置電壓跟隨電流源電路均與第二電流輸入 級(jí)電路連接。3. 根據(jù)權(quán)利要求2所述的一種寬帶低功耗電流差分電路，其特征在于:所述共源共柵電 流源電路包括第一 PMOS管、第二PMOS管和第三PMOS管，所述第一 PMOS管的源極分別連接至 電源端和第二PMOS管的源極，所述第一 PMOS管的漏極分別連接至第一 PMOS管的柵極、第二 PMOS管的柵極和第二電流輸入級(jí)電路，所述第二PMOS管的漏極與第三PMOS管的源極連接， 所述第三PMOS管的柵極分別與第二偏置電壓端、第二電流輸入級(jí)電路和電流輸出級(jí)電路連 接，所述第三PMOS管的漏極與倒置電壓跟隨電流源電路的輸入端連接。4. 根據(jù)權(quán)利要求3所述的一種寬帶低功耗電流差分電路，其特征在于:所述倒置電壓跟 隨電流源電路包括第一匪OS管、第二匪OS管和第三匪OS管，所述第三匪OS管的漏極分別與 第三PMOS管的漏極、第一匪OS管的柵極和第二NMOS管的柵極連接，所述第三NMOS管的柵極 分別與第一偏置電壓端和第二電流輸入級(jí)電路連接，所述第三NMOS管的源極分別與第一差 分輸入端和第一 NMOS管的漏極連接，所述第二NMOS管的漏極與電流輸出級(jí)電路連接，所述 第一 NMOS管的源極和第二NMOS管的源極均與地連接。5. 根據(jù)權(quán)利要求4所述的一種寬帶低功耗電流差分電路，其特征在于:所述第二電流輸 入級(jí)電路包括第四PMOS管、第五PMOS管、第四匪OS管、第五匪OS管和第六NMOS管，所述第四 PMOS管的源極連接至電源端，所述第四PMOS管的柵極連接至第二PMOS管的柵極，所述第四 PMOS管的漏極連接至第五PMOS管的源極，所述第五PMOS管的柵極連接至第三PMOS管的柵 極，所述第五PMOS管的漏極分別與第四NMOS管的漏極、第五NMOS管的柵極和第六WOS管的 柵極連接，所述第四匪OS管的柵極連接至第三匪OS管的柵極，所述第四匪OS管的源極分別 與第二差分輸入端和第六NMOS管的漏極連接，所述第五NMOS管的漏極與電流輸出級(jí)電路連 接，所述第五NMOS管的源極和第六NMOS管的源極均與地連接。6. 根據(jù)權(quán)利要求5所述的一種寬帶低功耗電流差分電路，其特征在于:所述電流輸出級(jí) 電路包括第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管，所述第六PMOS管的源極和第 七PMOS管的源極均連接至電源端，所述第六PMOS管的柵極分別與第七PMOS管的柵極、第八 PMOS管的漏極和第二匪OS管的漏極連接，所述第六PMOS管的漏極連接至第八PMOS管的源 極，所述第七PMOS管的漏極連接至第九PMOS管的源極，所述第八PMOS管的柵極和第九PMOS 管的柵極均連接至第五PMOS管的柵極，所述第九PMOS管的漏極分別與差分輸出端和第五 NMOS管的漏極連接。
【文檔編號(hào)】G05F3/26GK105929887SQ201610328989
【公開(kāi)日】2016年9月7日
【申請(qǐng)日】2016年5月18日
【發(fā)明人】趙明劍, 吳喜鵬, 吳朝暉, 李斌
【申請(qǐng)人】華南理工大學(xué)