一種主從盤共用pcb的系統(tǒng)及方法
【專利摘要】本發(fā)明提供一種主從盤共用PCB的系統(tǒng)及方法，通過在不同的位號(hào)焊接相應(yīng)的元器件以及連接器，實(shí)現(xiàn)主從盤共用PCB。系統(tǒng)包括主盤、從盤；主盤包括CPU平臺(tái)控制單元、時(shí)鐘單元1、FPGA外圍電路單元1、連接器1；從盤包括時(shí)鐘單元2、FPGA外圍電路單元2、連接器2；CPU平臺(tái)控制單元與時(shí)鐘單元1、FPGA外圍電路單元1、連接器1分別連接；連接器1與連接器2連接，連接器2與時(shí)鐘單元2、FPGA外圍電路單元2分別連接；所述CPU平臺(tái)控制單元完成兩個(gè)時(shí)鐘單元以及兩個(gè)FPGA外圍電路單元的配置。本發(fā)明可以由兩次PCB設(shè)計(jì)，變?yōu)橐淮蜳CB設(shè)計(jì)，節(jié)省一次PCB設(shè)計(jì)成本，PCB備料時(shí)由采購兩種物料變?yōu)椴少徱环N物料，物料的種類變得單一便于管控，物料的成本二次降低。
【專利說明】
一種主從盤共用PCB的系統(tǒng)及方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及無線移動(dòng)通信產(chǎn)品光纖直放站系統(tǒng)中一種解決主從盤共用PCB的方法。
[0002]
【背景技術(shù)】
[0003]隨著通信技術(shù)的不斷發(fā)展以及中國(guó)鐵塔股份有限公司的成立，現(xiàn)有的光纖直放系統(tǒng)不能夠滿足市場(chǎng)需求，所以多制式直放站乃至全制式直放站具有廣闊的市場(chǎng)前景，直放站系統(tǒng)產(chǎn)品的架構(gòu)變得更加復(fù)雜。
[0004]在傳統(tǒng)產(chǎn)品中一般需要中央處理器，F(xiàn)PGA，時(shí)鐘單元，電源單元，高速AD，高速DA，混頻器以及調(diào)制解調(diào)器，變頻器，低噪聲放大器，功率放大器，以及外圍監(jiān)控單元電路，隨著射頻制式的增加射頻鏈路和高速信號(hào)處理鏈路就會(huì)不斷的增加，從而導(dǎo)致PCB變得更加復(fù)雜。之前的產(chǎn)品由于制式單一，PCB的面積小，單個(gè)PCB就可以滿足產(chǎn)品需求。隨著通信技術(shù)的不斷發(fā)展以及中國(guó)鐵塔股份有限公司的成立，現(xiàn)有的光纖直放系統(tǒng)不能夠滿足市場(chǎng)需求，由于受限于機(jī)箱的大小和成本，以至于機(jī)箱不可能做的太大，就需要做兩個(gè)或者多個(gè)PCB來實(shí)現(xiàn)功能，但是又必須只能有一個(gè)控制單元，為了節(jié)約成本以及方便公司備料需求，采用一種主從盤共用PCB的方法。
[0005]

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種解決主從盤共用PCB的方法，主從盤共用同一種PCB，通過在不同的位號(hào)焊接相應(yīng)的元器件(即O歐姆電阻)以及連接器，實(shí)現(xiàn)主從盤共用PCB。
[0007]具體技術(shù)方案如下:
一種主從盤共用PCB的系統(tǒng)，包括主盤、從盤;主盤包括CPU平臺(tái)控制單元、時(shí)鐘單元1、FPGA外圍電路單元1、連接器I;從盤包括時(shí)鐘單元2、FPGA外圍電路單元2、連接器2; CPU平臺(tái)控制單元與時(shí)鐘單元1、FPGA外圍電路單元1、連接器I分別連接;連接器I與連接器2連接，連接器2與時(shí)鐘單元2、FPGA外圍電路單元2分別連接;所述CPU平臺(tái)控制單元完成兩個(gè)時(shí)鐘單元以及兩個(gè)FPGA外圍電路單元的配置。
[0008]所述主盤還包括高速數(shù)據(jù)處理鏈路模塊1、功率放大器功率狀態(tài)檢測(cè)模塊1、溫度傳感器模塊I; CPU平臺(tái)控制單元實(shí)現(xiàn)對(duì)上述模塊的監(jiān)控;高速數(shù)據(jù)處理鏈路模塊I包括高度AD模塊I和高速DA模塊I;時(shí)鐘單元I給高速AD模塊1、高速DA模塊1、FPGA外圍電路單元I的核心器件fpgal提供時(shí)鐘信號(hào);所述FPGA外圍電路單元I完成數(shù)字信號(hào)的處理以及高速AD模塊I和高速DA模塊I的接口電路；
所述從盤還包括高速數(shù)據(jù)處理鏈路模塊2、功率放大器功率狀態(tài)檢測(cè)模塊2、溫度傳感器模塊2; CPU平臺(tái)控制單元實(shí)現(xiàn)對(duì)上述模塊的監(jiān)控;高速數(shù)據(jù)處理鏈路模塊2包括高度AD模塊2和高速DA模塊2;時(shí)鐘單元2給高速AD模塊2、高速DA模塊2、FPGA外圍電路單元2的核心器件fpga2提供時(shí)鐘信號(hào);所述FPGA外圍電路單元2完成數(shù)字信號(hào)的處理以及高速AD模塊2和高速DA模塊2的接口電路。
[0009]—種基于上述系統(tǒng)的主從盤共用PCB的方法，包括以下步驟，
步驟1、主板上電，CPU平臺(tái)控制單元在主板上完成自身的啟動(dòng)配置，檢測(cè)外圍的電路的器件是否正常在位工作；檢測(cè)時(shí)首先檢測(cè)FPGA外圍電路單元I和時(shí)鐘單元I，如果以上單元正常，再檢測(cè)高速數(shù)據(jù)處理鏈路模塊I;
步驟2、主板配置主板上的時(shí)鐘單元I以及FPGA的外圍電路單元I，再通過FPGA外圍電路單元I去配置高速AD模塊I和高速DA模塊I;
步驟3、主板檢測(cè)是否有從板存在，如果有從板存在，開始配置從板上的時(shí)鐘電路2以及FPGA外圍電路單元2，再通過FPGA外圍電路單元2去配置高速AD模塊2和高速DA模塊2 ；
主板和從板都正常啟動(dòng)以后，就完成了整個(gè)系統(tǒng)的正常啟動(dòng)。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)和有益效果:
與現(xiàn)有技術(shù)相比，本發(fā)明可以由兩次PCB設(shè)計(jì)，變?yōu)橐淮蜳CB設(shè)計(jì)，節(jié)省一次PCB設(shè)計(jì)成本，PCB備料時(shí)由采購兩種物料變?yōu)椴少徱环N物料，只是采購的數(shù)量變?yōu)?倍，同時(shí)同一種物料采購的數(shù)量越大，采購的成本可以進(jìn)一步降低。因此物料的種類變得單一便于管控，物料的成本也可以二次降低。
[0011]
【附圖說明】
[0012]圖1是主板和從板連接不意圖。
[0013]圖2是CPU外圍電路圖。
[0014]圖3是CPU控制時(shí)鐘的外圍電路圖。
[0015]圖4是CPU配置FPGA的外圍電路圖。
[0016]圖5是CPU與FPGA之間的數(shù)據(jù)交互以及總線擴(kuò)展的電路圖。
[0017]圖6是主從盤之間通信連接電路圖。
[0018]
【具體實(shí)施方式】
[0019]下面結(jié)合附圖和實(shí)施例詳細(xì)說明本發(fā)明的技術(shù)方案。
[0020]主盤包括CPU平臺(tái)控制單元，時(shí)鐘單元I，F(xiàn)PGA外圍電路單元I，連接器I;從盤包括時(shí)鐘單元2、FPGA外圍電路單元2、連接器2; CPU平臺(tái)控制單元與時(shí)鐘單元1、FPGA外圍電路單元1、連接器I分別連接;連接器I與連接器2連接，連接器2與時(shí)鐘單元2、FPGA外圍電路單元2分別連接；
主盤的CPU平臺(tái)控制單元，完成整個(gè)系統(tǒng)兩個(gè)時(shí)鐘單元以及兩個(gè)FPGA外圍電路單元的配置，以及整個(gè)系統(tǒng)各個(gè)功能模塊(包括高速數(shù)據(jù)處理鏈路模塊1、功率放大器功率狀態(tài)檢測(cè)模塊1、溫度傳感器模塊1、高速數(shù)據(jù)處理鏈路模塊2、功率放大器功率狀態(tài)檢測(cè)模塊2、溫度傳感器模塊2)的監(jiān)控；
兩個(gè)盤上的時(shí)鐘單元，分別給各自的高速AD模塊，高速DA模塊，fpga等器件提供時(shí)鐘信號(hào);高速AD模塊，高速DA模塊包括在高速數(shù)據(jù)處理鏈路模塊中； 兩個(gè)盤上的FPGA外圍電路單元，分別完成各自數(shù)字信號(hào)的處理以及高速AD模塊和DA模塊的接口電路；
主從盤共用PCB的方法包括以下步驟，
步驟1、主板上電，CPU在主板上完成自身的啟動(dòng)配置，檢測(cè)外圍的電路的器件是否正常在位工作;檢測(cè)時(shí)首先檢測(cè)FPGA外圍電路單元I和時(shí)鐘單元I，如果以上單元正常，再檢測(cè)高速數(shù)據(jù)處理鏈路模塊I。
[0021]步驟2、主板配置主板上的時(shí)鐘單元I以及FPGA的外圍單元電路I，再通過FPGA外圍單元電路去配置高速AD模塊I和高速DA模塊I等器件；
步驟3、主板檢測(cè)是否有從板存在，如果有從板存在，開始配置從板上的時(shí)鐘電路2以及FPGA外圍電路單元2，再通過FPGA外圍電路單元2去配置高速AD模塊2和高速DA模塊2等器件；
當(dāng)主板和從板都正常啟動(dòng)以后，整個(gè)設(shè)備就完成了設(shè)備的正常啟動(dòng)。
[0022]第一步:根據(jù)圖二，在CHJ程序中按照硬件連接配置成相應(yīng)的管腳屬性，PA15和PA16分別為時(shí)鐘芯片的SPI總線的片選引腳，PA11/PA12/PA13分別時(shí)鐘芯片的SPI總線的數(shù)據(jù)輸出，數(shù)據(jù)輸入，時(shí)鐘管腳。PA17/PA18分別為時(shí)鐘芯片的復(fù)位引腳。PA4/PA5/PA6/PA7/PA8和PA26/PA27/PA28/PA29/PA30分別為配置主板FPGA和從板FPGA的配置引腳。PA25和PA31為CPU控制主從盤FPGA的復(fù)位引腳。同時(shí)CPU和主從盤FPGA之間連接了兩路SPI總線，弓丨腳PA0/PA1和PA9/PA10為SPI總線的配置引腳，PA21/PA22/PA23分別SPI總線的數(shù)據(jù)輸入，數(shù)據(jù)輸出以及時(shí)鐘引腳。
[0023]第二步:(如圖一)所示主板通過CPU直接配置FPGA和時(shí)鐘，主板通過連接器I和連接器2之間的低速線配置FPGA和時(shí)鐘。
[0024]第三步:在圖三，圖四，圖五中所有標(biāo)記不帶@符號(hào)的網(wǎng)絡(luò)名后面走線所對(duì)應(yīng)的電阻在主板上焊接，從板上不焊接。所有標(biāo)記帶@符號(hào)的網(wǎng)絡(luò)名后面走線所對(duì)應(yīng)的電阻在從板上焊接，在主板上不焊接。
[0025]第四步:在主板上焊接連接器CN8，在從板焊接連接器CN9，然后再主板和從板之間使用一個(gè)低速連接線，就實(shí)現(xiàn)了主從盤共用PCB實(shí)現(xiàn)主從功能的方法。
[0026]本文中所描述的具體實(shí)施例僅僅是對(duì)本發(fā)明精神作舉例說明。本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員可以對(duì)所描述的具體實(shí)施例做各種各樣的修改或補(bǔ)充或采用類似的方式替代，但并不會(huì)偏離本發(fā)明的精神或者超越所附權(quán)利要求書所定義的范圍。
【主權(quán)項(xiàng)】
1.一種主從盤共用PCB的系統(tǒng)，其特征在于:包括主盤、從盤；主盤包括CHJ平臺(tái)控制單元、時(shí)鐘單元1、FPGA外圍電路單元1、連接器I;從盤包括時(shí)鐘單元2、FPGA外圍電路單元2、連接器2; CPU平臺(tái)控制單元與時(shí)鐘單元1、FPGA外圍電路單元1、連接器I分別連接;連接器I與連接器2連接，連接器2與時(shí)鐘單元2、FPGA外圍電路單元2分別連接;所述CPU平臺(tái)控制單元完成兩個(gè)時(shí)鐘單元以及兩個(gè)FPGA外圍電路單元的配置。2.根據(jù)權(quán)利要求1所述的一種主從盤共用PCB的系統(tǒng)，其特征在于:所述主盤還包括高速數(shù)據(jù)處理鏈路模塊1、功率放大器功率狀態(tài)檢測(cè)模塊1、溫度傳感器模塊I ;CPU平臺(tái)控制單元實(shí)現(xiàn)對(duì)上述模塊的監(jiān)控;高速數(shù)據(jù)處理鏈路模塊I包括高度AD模塊I和高速DA模塊I;時(shí)鐘單元I給高速AD模塊1、高速DA模塊1、FPGA外圍電路單元I的核心器件fpgal提供時(shí)鐘信號(hào)；所述FPGA外圍電路單元I完成數(shù)字信號(hào)的處理以及高速AD模塊I和高速DA模塊I的接口電路； 所述從盤還包括高速數(shù)據(jù)處理鏈路模塊2、功率放大器功率狀態(tài)檢測(cè)模塊2、溫度傳感器模塊2; CPU平臺(tái)控制單元實(shí)現(xiàn)對(duì)上述模塊的監(jiān)控;高速數(shù)據(jù)處理鏈路模塊2包括高度AD模塊2和高速DA模塊2;時(shí)鐘單元2給高速AD模塊2、高速DA模塊2、FPGA外圍電路單元2的核心器件fpga2提供時(shí)鐘信號(hào);所述FPGA外圍電路單元2完成數(shù)字信號(hào)的處理以及高速AD模塊2和高速DA模塊2的接口電路。3.—種基于權(quán)利要求2所述系統(tǒng)的主從盤共用PCB的方法，其特征在于:包括以下步驟， 步驟1、主板上電，CPU平臺(tái)控制單元在主板上完成自身的啟動(dòng)配置，檢測(cè)外圍的電路的器件是否正常在位工作；檢測(cè)時(shí)首先檢測(cè)FPGA外圍電路單元I和時(shí)鐘單元I，如果以上單元正常，再檢測(cè)高速數(shù)據(jù)處理鏈路模塊I; 步驟2、主板配置主板上的時(shí)鐘單元I以及FPGA的外圍電路單元I，再通過FPGA外圍電路單元I去配置高速AD模塊I和高速DA模塊I; 步驟3、主板檢測(cè)是否有從板存在，如果有從板存在，開始配置從板上的時(shí)鐘電路2以及FPGA外圍電路單元2，再通過FPGA外圍電路單元2去配置高速AD模塊2和高速DA模塊2 ； 主板和從板都正常啟動(dòng)以后，就完成了整個(gè)系統(tǒng)的正常啟動(dòng)。
【文檔編號(hào)】G05B19/042GK106094669SQ201610741590
【公開日】2016年11月9日
【申請(qǐng)日】2016年8月26日
【發(fā)明人】祝洪峰, 楊杰, 王曉剛, 馮婷
【申請(qǐng)人】武漢虹信通信技術(shù)有限責(zé)任公司