多載波干擾信號發(fā)生器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種多載波干擾信號發(fā)生器。
【背景技術(shù)】
[0002]傳統(tǒng)的信號發(fā)生器模塊，一般采用集成的DDS芯片和鑒相器產(chǎn)生，輸出一個(gè)信號，其調(diào)制方式有限。輸出信號頻率偏移較大，不能在50MHz帶寬內(nèi)同時(shí)輸出多個(gè)干擾信號，掃頻速度不夠快。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種多載波干擾信號發(fā)生器，解決了傳統(tǒng)的干擾信號發(fā)生器的單一信號輸出，調(diào)制方式不夠靈活，以及固定帶寬內(nèi)不能輸出多基帶信號等問題。
[0004]本實(shí)用新型的目的是通過以下技術(shù)方案來實(shí)現(xiàn)的:多載波干擾信號發(fā)生器，它包括串聯(lián)的基帶處理單元和射頻信道單元。
[0005]所述基帶處理單元包括FPGA處理器、數(shù)模轉(zhuǎn)換器、單片機(jī)和時(shí)鐘同步器，單片機(jī)通過時(shí)鐘同步器分別與FPGA處理器和數(shù)模轉(zhuǎn)換器連接，單片機(jī)還與數(shù)碼轉(zhuǎn)換器連接，F(xiàn)PGA處理器接收外部調(diào)制信號和外部控制信號，F(xiàn)PGA處理器還通過數(shù)模轉(zhuǎn)換器與射頻信道單元連接，輸出基帶信號。
[0006]所述射頻信道單元包括依次連接的濾波放大器A、混頻器A、濾波放大器B、混頻器B、衰減器、通道濾波器和濾波放大器C，濾波放大器A的輸入端與數(shù)模轉(zhuǎn)換器的輸出端連接，F(xiàn)PGA處理器還分別與衰減器和通道濾波器的控制端連接，單片機(jī)還通過本振點(diǎn)頻源與混頻器A和本振跳頻源連接，本振跳頻源還與FPGA處理器連接。
[0007]進(jìn)一步的，所述FPGA處理器包括XC7K160T，所述時(shí)鐘同步器包括AD9516-1BCP芯片，所述數(shù)模轉(zhuǎn)換器包括AD9736BBCZ芯片，所述單片機(jī)包括C8051F340芯片，所述濾波放大器A和濾波放大器C包括SKY650170芯片，所述混頻器A包括HMC213，所述濾波放大器B包括ERA-2SM+芯片，所述混頻器B包括HMC787，所述衰減器包括PE43701芯片，所述本振點(diǎn)頻源包括HMC833芯片，所述本振跳頻源包括HMC704芯片。
[0008]進(jìn)一步的，所述外部調(diào)制信號包括AM和FM調(diào)制的音頻信號；所述外部控制信號包括SPI信號。
[0009]進(jìn)一步的，所述FPGA處理器包括具有四相合成輸出的直接數(shù)字式頻率合成器DDS0
[0010]本實(shí)用新型的有益效果是:本實(shí)用新型所提出的一種多載波干擾信號發(fā)生器，其基帶處理單元所輸出的基帶信號是由高速FPGA處理器內(nèi)部的DDS的四相合成的輸出到高速數(shù)模轉(zhuǎn)換器，高速數(shù)模轉(zhuǎn)換器和FPGA處理器使用同步時(shí)鐘信號進(jìn)行同參，單片機(jī)控制同步時(shí)鐘器的時(shí)鐘輸出，控制高速數(shù)模轉(zhuǎn)換器的初始化配置和時(shí)序延遲，控制本振點(diǎn)頻源的頻點(diǎn)輸出，由高速數(shù)模轉(zhuǎn)換器輸出的基帶信號通過濾波放大器A進(jìn)行初步濾波，再徑混頻器A和本振點(diǎn)頻源進(jìn)行混頻，通過濾波放大器B進(jìn)行濾波，再和本振跳頻源混頻輸出，通過衰減器進(jìn)入通道濾波器，再經(jīng)過濾波放大器C最終輸出射頻信號。
【附圖說明】
[0011]圖1為本實(shí)用新型中多載波干擾信號發(fā)生器的電路框圖。
【具體實(shí)施方式】
[0012]下面結(jié)合附圖進(jìn)一步詳細(xì)描述本實(shí)用新型的技術(shù)方案，但本實(shí)用新型的保護(hù)范圍不局限于以下所述。
[0013]如圖1所示，多載波干擾信號發(fā)生器，它包括串聯(lián)的基帶處理單元和射頻信道單
J L ο
[0014]所述基帶處理單元包括FPGA處理器、數(shù)模轉(zhuǎn)換器、單片機(jī)和時(shí)鐘同步器，單片機(jī)通過時(shí)鐘同步器分別與FPGA處理器和數(shù)模轉(zhuǎn)換器連接，單片機(jī)還與數(shù)碼轉(zhuǎn)換器連接，F(xiàn)PGA處理器接收外部調(diào)制信號和外部控制信號，F(xiàn)PGA處理器還通過數(shù)模轉(zhuǎn)換器與射頻信道單元連接，輸出基帶信號。
[0015]所述射頻信道單元包括依次連接的濾波放大器A、混頻器A、濾波放大器B、混頻器
B、衰減器、通道濾波器和濾波放大器C，濾波放大器A的輸入端與數(shù)模轉(zhuǎn)換器的輸出端連接，F(xiàn)PGA處理器還分別與衰減器和通道濾波器的控制端連接，單片機(jī)還通過本振點(diǎn)頻源與混頻器A和本振跳頻源連接，本振跳頻源還與FPGA處理器連接。
[0016]進(jìn)一步的，所述FPGA處理器包括XC7K160T，所述時(shí)鐘同步器包括AD9516-1BCP芯片，所述數(shù)模轉(zhuǎn)換器包括AD9736BBCZ芯片，所述單片機(jī)包括C8051F340芯片，所述濾波放大器A和濾波放大器C包括SKY650170芯片，所述混頻器A包括HMC213，所述濾波放大器B包括ERA-2SM+芯片，所述混頻器B包括HMC787，所述衰減器包括PE43701芯片，所述本振點(diǎn)頻源包括HMC833芯片，所述本振跳頻源包括HMC704芯片。
[0017]進(jìn)一步的，所述外部調(diào)制信號包括AM和FM調(diào)制的音頻信號；所述外部控制信號包括SPI信號。
[0018]進(jìn)一步的，所述FPGA處理器包括具有四相合成輸出的直接數(shù)字式頻率合成器DDS0
[0019]本實(shí)用新型所提出的一種多載波干擾信號發(fā)生器，其基帶處理單元所輸出的基帶信號是由高速FPGA處理器內(nèi)部的DDS的四相合成的輸出到高速數(shù)模轉(zhuǎn)換器，高速數(shù)模轉(zhuǎn)換器和FPGA處理器使用同步時(shí)鐘信號進(jìn)行同參，單片機(jī)控制同步時(shí)鐘器的時(shí)鐘輸出，控制高速數(shù)模轉(zhuǎn)換器的初始化配置和時(shí)序延遲，控制本振點(diǎn)頻源的頻點(diǎn)輸出，由高速數(shù)模轉(zhuǎn)換器輸出的基帶信號通過濾波放大器A進(jìn)行初步濾波，再徑混頻器A和本振點(diǎn)頻源進(jìn)行混頻，通過濾波放大器B進(jìn)行濾波，再和本振跳頻源混頻輸出，通過衰減器進(jìn)入通道濾波器，再經(jīng)過濾波放大器C最終輸出IGHz — 3GHz的射頻信號。
[0020]本實(shí)用新型采用高速FPGA處理器產(chǎn)生多信號調(diào)制基帶信號，內(nèi)部通過四相DDS合成，并且可以在50MHz帶寬內(nèi)同時(shí)輸出6個(gè)任意信號，輸出的信號功率平坦度可以達(dá)到IdB以內(nèi)，大大提高基帶信號的可選和可控功能。
[0021]本實(shí)用新型使用FPGA處理器解析外部SPI信號，可實(shí)現(xiàn)快速離散掃描功能，F(xiàn)PGA處理器內(nèi)部產(chǎn)生基帶信號，采用二次變頻的方案，二次變頻后經(jīng)放大器放大后再經(jīng)高精度衰減器和通道選擇濾波器濾除雜散后輸出，可以實(shí)現(xiàn)自動(dòng)多頻點(diǎn)快速掃頻功能，在50MHz帶寬內(nèi)無任何雜散，大大提高了輸出頻譜的純凈度，實(shí)現(xiàn)快速離散掃描干擾功能。
[0022]本實(shí)用新型具有體積小、固定帶寬內(nèi)多頻點(diǎn)多種調(diào)制方式輸出、外部音頻調(diào)制、高性能多相合成基帶信號、多信號輸出的帶內(nèi)功率平坦度IdB以內(nèi)以及相位噪聲低等優(yōu)點(diǎn)。解決了傳統(tǒng)的干擾信號發(fā)生器的單一信號輸出，調(diào)制方式不夠靈活，以及固定帶寬內(nèi)不能輸出多基帶信號等問題，并且平坦度一致，快速掃頻的時(shí)間得到提高，輸出頻譜的純凈度也得到提高。
[0023]本實(shí)用新型可實(shí)現(xiàn)以下技術(shù)指標(biāo):
[0024]1、頻率穩(wěn)定度:± Ippm (-250C ?+60°C);
[0025]2、頻率準(zhǔn)確度..( 1X10-6 (-25°C ?+60°C);
[0026]3、雜散抑制:彡45dBc ；
[0027]4、諧波抑制:多40dBc ；
[0028]5、輸出工作模式:50MHz帶寬內(nèi)多頻點(diǎn)同時(shí)輸出，根據(jù)置頻控制和調(diào)制方式輸出相應(yīng)的頻率信號，支持帶寬小于等于50MHz且大于等于1MHz帶寬內(nèi)的快速掃描方式，10000次/秒，帶寬小于1MHz時(shí)按重復(fù)快速掃描方式(輸出單頻點(diǎn)時(shí))；
[0029]6、頻率切換穩(wěn)定時(shí)間:〈200us ；
[0030]7、外部調(diào)制方式:AM，F(xiàn)M (調(diào)頻帶寬=IkHz?150kHz，步進(jìn)IkHZ)；
[0031]8、外部調(diào)制信號:音頻(頻率為300Hz?10kHz，幅度為峰值電壓1、0V，外調(diào)制時(shí)，亞音頻信號由模塊內(nèi)部產(chǎn)生)；
[0032]9、內(nèi)部調(diào)制方式:AM、FSK、BPSK、QPSK、FM (調(diào)頻帶寬:IkHz ?150kHz，步進(jìn) 1kHz，
多個(gè)信號可加不同的亞音頻)；
[0033]10、內(nèi)部調(diào)制信號:FM、AM的調(diào)制信號為IKHz正弦波、BPSK、QPSK、FSK的調(diào)制信號為5MHz、1MHz、20MHz的偽隨機(jī)碼。
[0034]本實(shí)用新型解決了 50MHz帶寬內(nèi)同時(shí)輸出多個(gè)載波調(diào)制信號的問題，并且可以對每個(gè)載波信號進(jìn)行不同的模擬和數(shù)字的調(diào)制方式，也可以將對外部輸入的音頻信號調(diào)制到該載波信號，使得對講機(jī)可以接收到同頻率的外部音頻信號并且播放出來，是一種具有快速離散掃描，多載波調(diào)制信號輸出，多種調(diào)制方式、關(guān)鍵技術(shù)指標(biāo)優(yōu)良、載波信號輸出全過程可控、安全可靠等優(yōu)點(diǎn)的多載波干擾信號發(fā)生器。
【主權(quán)項(xiàng)】
1.多載波干擾信號發(fā)生器，其特征在于:它包括串聯(lián)的基帶處理單元和射頻信道單元; 所述基帶處理單元包括FPGA處理器、數(shù)模轉(zhuǎn)換器、單片機(jī)和時(shí)鐘同步器，單片機(jī)通過時(shí)鐘同步器分別與FPGA處理器和數(shù)模轉(zhuǎn)換器連接，單片機(jī)還與數(shù)碼轉(zhuǎn)換器連接，F(xiàn)PGA處理器接收外部調(diào)制信號和外部控制信號，F(xiàn)PGA處理器還通過數(shù)模轉(zhuǎn)換器與射頻信道單元連接，輸出基帶信號； 所述射頻信道單元包括依次連接的濾波放大器A、混頻器A、濾波放大器B、混頻器B、衰減器、通道濾波器和濾波放大器C，濾波放大器A的輸入端與數(shù)模轉(zhuǎn)換器的輸出端連接，F(xiàn)PGA處理器還分別與衰減器和通道濾波器的控制端連接，單片機(jī)還通過本振點(diǎn)頻源與混頻器A和本振跳頻源連接，本振跳頻源還與FPGA處理器連接。2.根據(jù)權(quán)利要求1所述的多載波干擾信號發(fā)生器，其特征在于:所述FPGA處理器包括XC7K160T，所述時(shí)鐘同步器包括AD9516-1BCP芯片，所述數(shù)模轉(zhuǎn)換器包括AD9736BBCZ芯片，所述單片機(jī)包括C8051F340芯片，所述濾波放大器A和濾波放大器C包括SKY650170芯片，所述混頻器A包括HMC213，所述濾波放大器B包括ERA-2SM+芯片，所述混頻器B包括HMC787，所述衰減器包括PE43701芯片，所述本振點(diǎn)頻源包括HMC833芯片，所述本振跳頻源包括HMC704芯片。3.根據(jù)權(quán)利要求1所述的多載波干擾信號發(fā)生器，其特征在于:所述外部調(diào)制信號包括AM和FM調(diào)制的音頻信號；所述外部控制信號包括SPI信號。4.根據(jù)權(quán)利要求1所述的多載波干擾信號發(fā)生器，其特征在于:所述FPGA處理器包括具有四相合成輸出的直接數(shù)字式頻率合成器DDS。
【專利摘要】本實(shí)用新型公開了一種多載波干擾信號發(fā)生器，包括串聯(lián)的基帶處理單元和射頻信道單元；其中，單片機(jī)通過時(shí)鐘同步器分別與FPGA處理器和數(shù)模轉(zhuǎn)換器連接，單片機(jī)還與數(shù)碼轉(zhuǎn)換器連接，F(xiàn)PGA處理器接收外部調(diào)制信號和外部控制信號，F(xiàn)PGA處理器還通過數(shù)模轉(zhuǎn)換器與射頻信道單元連接；濾波放大器A、混頻器A、濾波放大器B、混頻器B、衰減器、通道濾波器和濾波放大器C依次連接，濾波放大器A的輸入端與數(shù)模轉(zhuǎn)換器的輸出端連接，F(xiàn)PGA處理器還分別與衰減器和通道濾波器的控制端連接，單片機(jī)還通過本振點(diǎn)頻源與混頻器A和本振跳頻源連接，本振跳頻源還與FPGA處理器連接。本實(shí)用新型具有多頻點(diǎn)多種調(diào)制方式輸出、外部音頻調(diào)制、高性能多相合成基帶信號等優(yōu)點(diǎn)。
【IPC分類】G05B19/042
【公開號】CN204883261
【申請?zhí)枴緾N201520562849
【發(fā)明人】馮先霞, 陳波, 梁國林, 徐建彪
【申請人】成都九洲迪飛科技有限責(zé)任公司
【公開日】2015年12月16日
【申請日】2015年7月30日