一種電源電路的制作方法
【專利摘要】本實用新型公開了一種電源電路，包括電源芯片和電壓調(diào)整電路；所述電源芯片包括電壓輸入端、電壓輸出端和反饋端；所述電源芯片的電壓輸出端與所述電壓調(diào)整電路的輸入端連接，所述電壓調(diào)整電路的輸出端與所述電源芯片的反饋端連接。采用本實用新型實施例，能夠?qū)敵鲭妷哼M行靈活調(diào)整。
【專利說明】
_種電源電路
技術(shù)領(lǐng)域
[0001] 本實用新型涉及電子技術(shù)領(lǐng)域，尤其涉及一種電源電路。
【背景技術(shù)】
[0002] 電源電路中的電源芯片Ul均具有輸入端Vin、輸出端Vout、接地端GND和反饋端FB， 如圖1所示。其中，反饋端的電壓VFB與輸出電壓Vout之間的關(guān)系為
而 在一個具體的電源電路中，反饋電阻Rfb和分壓電阻Rx均為固定值，導致電源電路輸出的電 壓為固定值，無法滿足不同需求。

【發(fā)明內(nèi)容】

[0003] 本實用新型所要解決的技術(shù)問題是，提供一種電源電路，能夠?qū)敵鲭妷哼M行靈 活調(diào)整。
[0004] 為解決以上技術(shù)問題，本實用新型實施例提供一種電源電路，包括電源芯片和電 壓調(diào)整電路;所述電源芯片包括電壓輸入端、電壓輸出端和反饋端；
[0005] 所述電源芯片的電壓輸出端與所述電壓調(diào)整電路的輸入端連接，所述電壓調(diào)整電 路的輸出端與所述電源芯片的反饋端連接。
[0006] 進一步地，所述電壓調(diào)整電路包括處理器、多路選擇器、反饋電阻和η個分壓電阻； 所述處理器包括電源端和m個輸出端，所述多路選擇器包括輸出端、m個控制端和η個輸入 端;其中，所述η個分壓電阻的阻值各不相同，η 2 I，m2 1;
[0007] 所述反饋電阻的一端和所述電源芯片的電壓輸出端連接，所述反饋電阻的另一端 和所述電源芯片的反饋端連接;所述η個分壓電阻的一端分別連接所述電源芯片的反饋端， 所述η個分壓電阻的另一端一一對應地連接所述多路選擇器的η個輸入端，所述多路選擇器 的輸出端接地;所述處理器的m個輸出端一一對應地連接所述多路選擇器的m個控制端。
[0008] 在一個優(yōu)選地實施方式中，所述電源芯片還包括使能端。
[0009] 在另一個優(yōu)選地實施方式中，所述電源電路還包括電源芯片輸入電壓控制電路； 所述處理器還包括控制信號輸出端；
[0010] 所述電源芯片輸入電壓控制電路的輸入端連接電源，所述電源芯片輸入電壓控制 電路的控制端與所述處理器的控制信號輸出端連接，所述電源芯片輸入電壓控制電路的輸 出端與所述電源芯片的電壓輸入端連接。
[0011] 進一步地，所述電源芯片輸入電壓控制電路包括場效應管、三極管、電容、第一電 阻、第二電阻和第三電阻；
[0012] 所述第二電阻的一端和所述處理器的控制信號輸出端連接，所述第二電阻的另一 端和所述三極管的基極連接，所述三極管的發(fā)射極接地;所述第三電阻的一端和所述三極 管的基極連接，所述第三電阻的另一端接地;所述第一電阻的一端和所述三極管的集電極 連接，所述第一電阻的另一端連接電源，所述電容與所述第一電阻并聯(lián);所述場效應管的柵 極和所述三極管的集電極連接，所述場效應管的源極和所述電源連接，所述場效應管的漏 極和所述電源芯片的電壓輸入端連接。
[0013] 優(yōu)選地，所述處理器為CPU。
[0014] 優(yōu)選地，所述處理器為M⑶。
[0015] 本實用新型實施例提供的電源電路，能夠通過在電源芯片的電壓輸出端和反饋端 之間連接的電壓調(diào)整電路，實現(xiàn)對輸出電壓的靈活調(diào)整，以滿足不同的電源需求。
【附圖說明】
[0016] 圖1是現(xiàn)有技術(shù)中的電源電路的結(jié)構(gòu)示意圖；
[0017] 圖2是本實用新型提供的電源電路的一個實施例的結(jié)構(gòu)示意圖；
[0018] 圖3是本實用新型提供的電源電路的另一個實施例的結(jié)構(gòu)示意圖；
[0019] 圖4是觸摸按鍵電路的一個實施例的結(jié)構(gòu)示意圖；
[0020] 圖5是本實用新型提供的電源電路中電壓控制電路的一個實施例的結(jié)構(gòu)示意圖。
【具體實施方式】
[0021] 下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進行 清楚、完整地描述。
[0022] 參見圖2,是本實用新型提供的電源電路的一個實施例的結(jié)構(gòu)示意圖。
[0023] 本實施例提供一種電源電路，包括電源芯片Ul和電壓調(diào)整電路1;所述電源芯片Ul 包括電壓輸入端Vin、電壓輸出端Vout和反饋端FB;
[0024]所述電源芯片Ul的電壓輸出端Vout與所述電壓調(diào)整電路1的輸入端連接，所述電 壓調(diào)整電路1的輸出端與所述電源芯片Ul的反饋端FB連接。
[0025]需要說明的是，電源芯片Ul的電壓輸入端Vin輸入電壓，并通過電壓輸出端Vout輸 出電壓。電壓調(diào)整電路1對電源芯片Ul輸出的電壓進行采樣，并判斷是否需要對該電壓進行 調(diào)整。若需要，則對采樣的電壓進行調(diào)整，并將調(diào)整電壓通過電源芯片Ul的反饋端FB反饋給 電源芯片Ul內(nèi)部，內(nèi)部根據(jù)反饋端FB的電壓變化情況調(diào)整電壓輸出端Vout，使電壓輸出端 Vout根據(jù)調(diào)整電壓對其輸出的電壓進行調(diào)整，從而實現(xiàn)對輸出電壓的靈活調(diào)整，以滿足不 同電源需求。
[0026] 進一步地，如圖3所示，所述電壓調(diào)整電路1包括處理器U2、多路選擇器U3、反饋電 阻Rf b和η個分壓電阻Rl、R2、…、Rn;所述處理器U2包括電源端VCC和m個輸出端IOl、102、…、 I〇m，所述多路選擇器包括輸出端X、m個控制端Α1、Α2、···、Απι和η個輸入端Y1、Y2、…、Yn;其 中，所述η個分壓電阻Rl、R2、'"、Rn的阻值各不相同，l，m2 1。
[0027] 所述反饋電阻Rfb的一端和所述電源芯片Ul的電壓輸出端Vout連接，所述反饋電 阻Rfb的另一端和所述電源芯片Ul的反饋端FB連接;所述η個分壓電阻Rl、R2、'"、Rn的一端 分別連接所述電源芯片Ul的反饋端FB，所述η個分壓電阻Rl、R2、…、Rn的另一端--對應地 連接所述多路選擇器U3的η個輸入端Yl、Y2、…、Yn，所述多路選擇器U3的輸出端對妾地;所述 處理器U2的m個輸出端IOl、102、…、IOm--對應地連接所述多路選擇器U3的m個控制端Al、 A2、…、Am〇
[0028] 其中，對于多路選擇器U3來說，2m = n，即用m位二進制數(shù)選擇控制η個輸入端Yl、 Y2、···、Yn中的一個與輸出端X導通。在處理器U2采集電源芯片Ul輸出的電壓后，判斷該電壓 是否需要調(diào)整，若需要，則通過m個輸出端101、102、…、IOm輸出相應的二進制數(shù)，多路選擇 器U3的m個控制端41)2、一^!11接收該二進制數(shù)，并將該二進制數(shù)轉(zhuǎn)換為十進制數(shù)后，將多 路選擇器U3的η個輸入端Yl、Y2、···、Yn中與該十進制數(shù)相對應的輸入端與其輸出端X導通， 從而將與該輸入端連接的分壓電阻導通，而其余未導通的電阻處于懸空狀態(tài)，不工作。工作 的分壓電阻和反饋電阻Rfb即可實現(xiàn)對電源芯片Ul的輸出電壓的調(diào)整。
[0029] 例如，如圖4所示，在觸摸按鍵電路中，觸摸按鍵T0UCH_PAD未被按下時，ADC端采集 到的電源電壓為Ul，觸摸按鍵T0UCH_PAD被按下時，ADC端采集到的電源電壓為U2，AU = Ul-U2。處理器中設置有一個靈敏度值A(chǔ)Uo，若檢測到ΛΙΧ AUo，則表明觸摸按鍵T0UCH_PAD的靈 敏度降低，需要提高電源電壓T0UCH_VCC，以提高觸摸按鍵T0UCH_PAD的靈敏度;若檢測到Λ U>> AUo，則表明觸摸按鍵T0UCH_PAD的靈敏度過高，需要降低電源電壓T0UCH_VCC以降低觸 摸按鍵T0UCH_PAD的靈敏度。其中，在提高電源電壓T0UCH_VCC時，處理器U2輸出的二進制數(shù) 轉(zhuǎn)換的十進制數(shù)為2,則將多路選擇器U3的第2個輸入端Y2與輸出端X導通，而多路選擇器U3 的輸出端對妾地，即相當于與第2個輸入端Y2的分壓電阻R2的一端接地，另一端連接電源芯 片Ul的反饋端FB，從而根據(jù)分壓電阻R2和反饋電阻Rfb實現(xiàn)對電源芯片Ul的輸出電壓的調(diào) 整。其中，η個分壓電阻1?1、1?2、'"、1?11的阻值各不相同，可根據(jù)需求選擇不同阻值的分壓電阻 接入電路，以控制電源芯片Ul輸出不同的電壓。
[0030] 在一個優(yōu)選地實施方式中，所述電源芯片還包括使能端。
[0031] 需要說明的是，電源芯片中還具有使能端ΕΝ，可通過使能端EN來控制電源芯片Ul 的工作和停止。
[0032] 在另一個優(yōu)選地實施方式中，所述電源電路還包括電源芯片輸入電壓控制電路； 所述處理器U2還包括控制信號輸出端GPI0;
[0033]所述電源芯片輸入電壓控制電路的輸入端與電源SYS_VCC連接，所述電源芯片輸 入電壓控制電路的控制端與所述處理器U2的控制信號輸出端GPIO連接，所述電源芯片輸入 電壓控制電路的輸出端與所述電源芯片Ul的電壓輸入端Vin連接。
[0034]需要說明的是，對于不具有使能端的電源芯片，通過在電源芯片的電壓輸入端連 接電源芯片輸入電壓控制電路來控制電源芯片的工作和停止。
[0035]進一步地，如圖4所示，所述電源芯片輸入電壓控制電路包括場效應管Ql、三極管 Q2、電容CU第一電阻RU第二電阻R2和第三電阻R3。
[0036] 所述第二電阻R2的一端和所述處理器U2的控制信號輸出端GPIO連接，所述第二電 阻R2的另一端和所述三極管Q2的基極連接，所述三極管Q2的發(fā)射極接地;所述第三電阻R3 的一端和所述三極管Q2的基極連接，所述第三電阻R3的另一端接地;所述第一電阻Rl的一 端和所述三極管Q2的集電極連接，所述第一電阻Rl的另一端連接電源SYS_VCC，所述電容Cl 與所述第一電阻Rl并聯(lián);所述場效應管Ql的柵極和所述三極管Q2的集電極連接，所述場效 應管Ql的源極和所述電源SYS_VCC連接，所述場效應管Ql的漏極和所述電源芯片Ul的電壓 輸入端Vin連接。
[0037]需要說明的是，在控制電源芯片Ul工作時，處理器U2的控制信號輸出端GPIO輸出 高電平，使得三極管Q2飽和導通，第一電阻Rl兩端的電壓為SYS_VCC-0.3V，而三極管飽和導 通，集電極和發(fā)射極的壓降約為0.3V，即第一電阻Rl兩端的電壓能夠使場效應管Ql導通，則 電源芯片Ul輸入電壓VCCl約等于SYS_VCC，電源芯片Ul開始工作。在控制電源芯片Ul停止工 作時，處理器U2的控制信號輸出端GPIO輸出低電平，使得三極管Q2截止，第一電阻Rl兩端的 電壓為〇,場效應管Ql截止，則電源芯片Ul輸入電壓VCCl為0,電源芯片Ul未被供電，停止工 作。
[0038] 優(yōu)選地，所述處理器為CPU。
[0039] 優(yōu)選地，所述處理器為M⑶。
[0040] 下面對本實用新型提供的電源電路的工作原理進行詳細說明。
[0041] 處理器U2等待檢測是否需要調(diào)整電源芯片Ul的輸出電壓，在檢測到需要調(diào)整電壓 時，關(guān)閉電源芯片Ul，處理器U2根據(jù)需要調(diào)整的電壓輸出相應的二進制數(shù)到多路選擇器U3， 多路選擇器U3將接收到的二進制數(shù)轉(zhuǎn)換為十進制數(shù)，并將與該十進制數(shù)相對應的輸入端與 輸出端導通，使與該輸入端連接的分壓電阻接入電路，處理器再打開電源芯片U1，從而根據(jù) 接入的分壓電阻和反饋電阻Rfb來實現(xiàn)對電源芯片Ul輸出電壓的調(diào)整。
[0042] 以上所述是本實用新型的優(yōu)選實施方式，應當指出，對于本技術(shù)領(lǐng)域的普通技術(shù) 人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進和潤飾，這些改進和潤 飾也視為本實用新型的保護范圍。
【主權(quán)項】
1. 一種電源電路，其特征在于，包括電源芯片和電壓調(diào)整電路;所述電源芯片包括電壓 輸入端、電壓輸出端和反饋端； 所述電源芯片的電壓輸出端與所述電壓調(diào)整電路的輸入端連接，所述電壓調(diào)整電路的 輸出端與所述電源芯片的反饋端連接。2. 如權(quán)利要求1所述的電源電路，其特征在于，所述電壓調(diào)整電路包括處理器、多路選 擇器、反饋電阻和η個分壓電阻;所述處理器包括電源端和m個輸出端，所述多路選擇器包括 輸出端、m個控制端和η個輸入端;其中，所述η個分壓電阻的阻值各不相同，l，m2 1; 所述反饋電阻的一端和所述電源芯片的電壓輸出端連接，所述反饋電阻的另一端和所 述電源芯片的反饋端連接;所述η個分壓電阻的一端分別連接所述電源芯片的反饋端，所述 η個分壓電阻的另一端一一對應地連接所述多路選擇器的η個輸入端，所述多路選擇器的輸 出端接地;所述處理器的m個輸出端一一對應地連接所述多路選擇器的m個控制端。3. 如權(quán)利要求1或2所述的電源電路，其特征在于，所述電源芯片還包括使能端。4. 如權(quán)利要求2所述的電源電路，其特征在于，所述電源電路還包括電源芯片輸入電壓 控制電路;所述處理器還包括控制信號輸出端； 所述電源芯片輸入電壓控制電路的輸入端連接電源，所述電源芯片輸入電壓控制電路 的控制端與所述處理器的控制信號輸出端連接，所述電源芯片輸入電壓控制電路的輸出端 與所述電源芯片的電壓輸入端連接。5. 如權(quán)利要求4所述的電源電路，其特征在于，所述電源芯片輸入電壓控制電路包括場 效應管、三極管、電容、第一電阻、第二電阻和第三電阻； 所述第二電阻的一端和所述處理器的控制信號輸出端連接，所述第二電阻的另一端和 所述三極管的基極連接，所述三極管的發(fā)射極接地;所述第三電阻的一端和所述三極管的 基極連接，所述第三電阻的另一端接地;所述第一電阻的一端和所述三極管的集電極連接， 所述第一電阻的另一端連接電源，所述電容與所述第一電阻并聯(lián);所述場效應管的柵極和 所述三極管的集電極連接，所述場效應管的源極和所述電源連接，所述場效應管的漏極和 所述電源芯片的電壓輸入端連接。6. 如權(quán)利要求2所述的電源電路，其特征在于，所述處理器為CRJ。7. 如權(quán)利要求2所述的電源電路，其特征在于，所述處理器為MCU。
【文檔編號】G05F1/56GK205427681SQ201620107863
【公開日】2016年8月3日
【申請日】2016年2月2日
【發(fā)明人】劉偉
【申請人】廣州視睿電子科技有限公司