車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置的制造方法
【專利摘要】車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，包括：對(duì)加速度計(jì)和音頻模塊進(jìn)行采樣的核心處理器、用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器、采集車輛加速度值的加速度計(jì)、采集車輛音頻的音頻模塊、為本裝置提供電源的DC電源及PC機(jī)；所述的存儲(chǔ)器、加速度計(jì)、音頻模塊、DC電源和PC機(jī)均與核心處理器相連。本裝置可采集±16G和±200G范圍的加速度值及音頻，且兩片加速度計(jì)同步工作，最長(zhǎng)存儲(chǔ)時(shí)間可達(dá)4h。
【專利說(shuō)明】
車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置
技術(shù)領(lǐng)域
[0001]本實(shí)用新型屬于數(shù)據(jù)采集技術(shù)領(lǐng)域，具體說(shuō)是一種車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集
目.0
【背景技術(shù)】
[0002]隨著經(jīng)濟(jì)的發(fā)展，汽車已經(jīng)成為人們?nèi)粘Ｉ钪斜夭豢缮俚慕煌üぞ咧?，但是汽車的安全性一直是一個(gè)恒久不變的話題。汽車碰撞、復(fù)雜路況行駛、急加速、急減速試驗(yàn)等一系列以臺(tái)車或?qū)嵻囋囼?yàn)測(cè)量成為主要的測(cè)試試驗(yàn)項(xiàng)目。為了給試驗(yàn)提供可靠、穩(wěn)定的數(shù)據(jù)，就需要車用數(shù)據(jù)采集器。
[0003]近幾年，世界各車載儀器公司已有的采集系統(tǒng)，包括多通道A/D模數(shù)轉(zhuǎn)換、存儲(chǔ)功能在內(nèi)，將測(cè)試系統(tǒng)的整機(jī)結(jié)構(gòu)進(jìn)行改進(jìn)、升級(jí)，使得外形尺寸及重量減小了不少。但是現(xiàn)有技術(shù)由于各個(gè)廠商對(duì)技術(shù)封閉，使得各設(shè)備功能比較單一，例如量程單一、存儲(chǔ)時(shí)間短、采樣率無(wú)法實(shí)時(shí)調(diào)整。導(dǎo)致在實(shí)車試驗(yàn)時(shí)需要在車內(nèi)安裝數(shù)個(gè)數(shù)據(jù)采集設(shè)備，而且現(xiàn)有設(shè)備安裝復(fù)雜，每套設(shè)備需要不同的通信方式上傳數(shù)據(jù)，并且無(wú)法做到多設(shè)備間采集時(shí)刻完全一致，給后續(xù)數(shù)據(jù)分析帶來(lái)諸多不便。
【實(shí)用新型內(nèi)容】
[0004]針對(duì)現(xiàn)有技術(shù)存在的上述問(wèn)題，本實(shí)用新型提供了一種車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，可采集± 16G和± 200G范圍的加速度值及音頻，且兩片加速度計(jì)同步工作，最長(zhǎng)存儲(chǔ)時(shí)間可達(dá)4h。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型的技術(shù)方案是，車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，包括:對(duì)加速度計(jì)和音頻模塊進(jìn)行采樣的核心處理器、用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器、采集車輛加速度值的加速度計(jì)、采集車輛音頻的音頻模塊、為本裝置提供電源的DC電源及PC機(jī);所述的存儲(chǔ)器、加速度計(jì)、音頻模塊、DC電源和PC機(jī)均與核心處理器相連。
[0006]進(jìn)一步的，所述的DC電源，包括:DC/DC電源轉(zhuǎn)換芯片和DC/DC芯片。
[0007]進(jìn)一步的，所述的音頻模塊型號(hào)是LM386。
[0008]進(jìn)一步的，核心處理器采用FPGA+ARM架構(gòu)。
[0009]進(jìn)一步的，其中FPGA使用EP4C115芯片。
[0010]進(jìn)一步的，ARM使用STM32F407芯片。
[0011]更進(jìn)一步的，所述的加速度計(jì)，包括:±16G三軸加速度計(jì)和±200G三軸加速度計(jì)。
[0012]更進(jìn)一步的，所述的存儲(chǔ)器選用多片大容量FI ash，通過(guò)并行傳輸總線連接至FPGA0
[0013]作為更進(jìn)一步的，核心處理器采用FPGA+DSP架構(gòu)。
[0014]作為更進(jìn)一步的，PC端連接攝像頭，實(shí)時(shí)采集被測(cè)車輛行駛測(cè)試時(shí)的路況信息。
[0015]本實(shí)用新型由于采用以上技術(shù)方案，能夠取得如下的技術(shù)效果:本裝置內(nèi)有多個(gè)采集模塊，并且具有可調(diào)的采樣率及采樣時(shí)間，同時(shí)設(shè)備內(nèi)各個(gè)采集模塊可以做到統(tǒng)一采樣時(shí)間點(diǎn)，保證數(shù)據(jù)的一致性。而且可以通過(guò)兩種觸發(fā)方式使多個(gè)設(shè)備同時(shí)觸發(fā)，即設(shè)備間的采集時(shí)間點(diǎn)保持一致，也給予后期數(shù)據(jù)處理提供極大的方便。
[0016]本實(shí)用新型可采集±16G和±200G范圍的加速度值及音頻，且兩片加速度計(jì)同步工作，最長(zhǎng)存儲(chǔ)時(shí)間可達(dá)4h(采樣率不低于10K)。本設(shè)備可使用電平同步觸發(fā)及軟件同步觸發(fā)，并可以保證多個(gè)外設(shè)間同步采樣及存儲(chǔ)。
【附圖說(shuō)明】
[0017]本實(shí)用新型共有附圖1幅:
[0018]圖1為本實(shí)用新型的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0019]下面通過(guò)實(shí)施例，并結(jié)合附圖，對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步的具體說(shuō)明。
[0020]實(shí)施例1
[0021]車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，包括:對(duì)加速度計(jì)和音頻模塊進(jìn)行采樣的核心處理器、用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器、采集車輛加速度值的加速度計(jì)、采集車輛音頻的音頻模塊、為本裝置提供電源的DC電源及PC機(jī);所述的存儲(chǔ)器、加速度計(jì)、音頻模塊、DC電源和PC機(jī)均與核心處理器相連。
[0022 ]所述的DC電源，包括:DC/DC電源轉(zhuǎn)換芯片，輸入范圍4.75V?18V，輸出電流為2A;輸出電壓為5V，供給AD芯片。另一片DC/DC芯片輸入電壓5V，輸出電流1.25A，供給核心處理器。以上兩片電源芯片能滿足本裝置的供電需求。核心處理器采用FPGA+ARM架構(gòu);其中FPGA使用EP4C115芯片，ARM使用STM32F407芯片。FPGA通過(guò)16位，8通道的AD7606芯片對(duì)± 16G三軸加速度計(jì)、±200G二軸加速度計(jì)及首頻模塊進(jìn)行米樣，并且其米樣率和米樣時(shí)間可由上位機(jī)進(jìn)行多種配置組合。由于FPGA的并行特性，所以可同時(shí)對(duì)兩片加速度計(jì)和音頻進(jìn)行采樣，并且同步誤差在ns級(jí)。另外FPGA對(duì)數(shù)據(jù)的存儲(chǔ)中使用了預(yù)緩存技術(shù)，所以可存儲(chǔ)一段時(shí)間采樣觸發(fā)前的數(shù)據(jù)，這也為后期數(shù)據(jù)分析上提供了方便。ARM負(fù)責(zé)接收電平同步觸發(fā)信號(hào)及軟件同步觸發(fā)信號(hào)，待收到信號(hào)后通知FPGA進(jìn)行相關(guān)采樣工作。另外ARM負(fù)責(zé)與上位機(jī)進(jìn)行通信，可通過(guò)RS-232或者CAN總線配合數(shù)據(jù)采集軟件上傳采集數(shù)據(jù)至PC。所述的存儲(chǔ)器選用多片大容量F I ash，最多可存儲(chǔ)1GB數(shù)據(jù)，通過(guò)并行傳輸總線連接至FPGA，實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)。
[0023]本新型實(shí)用專利可使用兩種觸發(fā)方式:一、外部電平同步觸發(fā)，即通過(guò)指定端口給設(shè)備一個(gè)上升沿觸發(fā)電平，設(shè)備檢測(cè)正確后開(kāi)始采集;二、通過(guò)上位機(jī)進(jìn)行觸發(fā)，即PC通過(guò)RS-232或者CAN總線發(fā)送開(kāi)始采集命令，設(shè)備接收正確后開(kāi)始采集。無(wú)論是用外電平觸發(fā)還是上位機(jī)觸發(fā)，都可以使多個(gè)設(shè)備同時(shí)觸發(fā)、采集，這樣設(shè)備間也可以保持相同的采集時(shí)間點(diǎn)，保持?jǐn)?shù)據(jù)的一致性。
[0024]核心處理器可以使用FPGA+DSP架構(gòu)替代；核心處理器還可以擴(kuò)展多片采集外設(shè)，例如不同量程的加速度計(jì)、陀螺儀;并且PC端可以連接攝像頭，實(shí)時(shí)采集被測(cè)車輛行駛測(cè)試時(shí)的路況信息。
[0025]本實(shí)用新型中當(dāng)本裝置接收到電平觸發(fā)信號(hào)或者上位機(jī)下發(fā)的開(kāi)始采集指令時(shí)，ARM通過(guò)總線通知FPGA按照設(shè)定好的采樣率和采樣時(shí)間開(kāi)始進(jìn)行采樣，并實(shí)時(shí)將數(shù)據(jù)存入FI ash中。采集完成后通過(guò)ARM發(fā)送采集完成信號(hào)至PC端的上位機(jī)，且上位機(jī)可在線實(shí)時(shí)讀取F I sah中的數(shù)據(jù)，并分析、提取出有效數(shù)據(jù)。
[0026]以上所述，僅為本實(shí)用新型較佳的【具體實(shí)施方式】，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型披露的技術(shù)范圍內(nèi)，根據(jù)本實(shí)用新型的技術(shù)方案及其實(shí)用新型構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，包括:對(duì)加速度計(jì)和音頻模塊進(jìn)行采樣的核心處理器、用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器、采集車輛加速度值的加速度計(jì)、采集車輛音頻的音頻模塊、為本裝置提供電源的DC電源及PC機(jī);所述的存儲(chǔ)器、加速度計(jì)、音頻模塊、DC電源和PC機(jī)均與核心處理器相連。2.根據(jù)權(quán)利要求1所述的車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，所述的DC電源，包括:DC/DC電源轉(zhuǎn)換芯片和DC/DC芯片。3.根據(jù)權(quán)利要求2所述的車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，所述的音頻模塊型號(hào)是LM386。4.根據(jù)權(quán)利要求1所述的車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，核心處理器采用FPGA+ARM架構(gòu)。5.根據(jù)權(quán)利要求4所述的車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，其中FPGA使用EP4C115芯片。6.根據(jù)權(quán)利要求4或5所述的車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，ARM使用STM32F407芯片。7.根據(jù)權(quán)利要求1所述的車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，所述的加速度計(jì)，包括:土 16G三軸加速度計(jì)和土 200G三軸加速度計(jì)。8.根據(jù)權(quán)利要求7所述的車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，所述的存儲(chǔ)器選用多片大容量Flash，通過(guò)并行傳輸總線連接至FPGA。9.根據(jù)權(quán)利要求1所述的車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，核心處理器采用FPGA+DSP架構(gòu)。10.根據(jù)權(quán)利要求1所述的車用三軸加速度實(shí)時(shí)數(shù)據(jù)采集裝置，其特征在于，PC端連接攝像頭，實(shí)時(shí)采集被測(cè)車輛行駛測(cè)試時(shí)的路況信息。
【文檔編號(hào)】G05B19/042GK205450655SQ201521115832
【公開(kāi)日】2016年8月10日
【申請(qǐng)日】2015年12月29日
【發(fā)明人】田雨農(nóng), 李云龍, 周秀田, 史文虎
【申請(qǐng)人】大連樓蘭科技股份有限公司