專利名稱：用于熱插入處理器到數據處理系統中的方法和系統的制作方法
技術領域：
本發(fā)明一般涉及改進的數據處理系統，具體涉及改進的用于熱插入處理器到數據處理系統中的方法和系統。更具體地說，本發(fā)明涉及用于適應總線系統允許在數據處理系統中熱插入處理器適配器的改進的方法和系統。
對于數據處理系統，具體說個人計算機和服務器，適配器插件是印刷電路板，它使計算機能使用并不備有為其需要的連接器的外部設備或者能允許計算機升級到新的或不同的硬件。
適配器插件典型上是用系統總線或其他適配器總線，例如，外部部件互連(PCI)總線耦合到計算機系統的余部。這些總線給適配器插件供電，并從耦合到系統總線的其他設備和其他總線發(fā)送和接收控制和數據信號至和自適配器插件。
在早期的計算機系統中，所有適配器必須在計算機初次加電時被連上，以便適當地登記(初始化)計算機操作系統中的設備。在系統加電自測試(POST)期間檢查這些設備。POST包括一組存儲在系統的只讀存儲器(ROM)或固件中的一組例行程序，測試適配器看它們是否被適當地連接上。
在早期的系統中，如果一個適配器在POST期間不在總線上出現，則如果該適配器后來插在槽內(當計算機仍在運轉時)，它就將不被識別。此外，總線不準備允許適配器插入到加電的總線槽內。相反，這些系統需要“重新啟動”，以便能夠同后加的設備連通和利用后加的設備?！爸匦聠印毕抵竿ㄟ^重新裝入其最基本的例行程序指令重新啟動計算機系統。利用軟件本身(熱啟動)或通動起動系統的硬件，即，復位或電源按鈕(冷啟動)能啟動系統。在啟動后，能夠利用各種已知的技術識別新的適配器。
另外，在普通的總線系統中，當加電源時移去一個適配器會造成對系統的嚴重降級。為移去一個有故障的或不需要的適配器，系統必須關掉電源，必須改變配置，以及必須重新啟動系統。
隨著“熱插入”適配器的出現，不用重新啟動就可以改變計算機系統的配置。熱插入是一種性能，允許設備連接到加電的現用裝置，例如，數據處理系統。此外，熱插入更可取地具有當一個現用裝置加電時設備與其斷開的性能。在故障場合，不是使整個處理系統斷電進行替換，而是移去有故障的熱插入適配器并用新的熱插入適配器替換。
為支持熱插入適配器等等，最好配備數據處理系統在進行加上或移去適配器處理時系統不降級。典型地完成電路系統保護熱插入適配器免受因安裝到總線的電源沖擊。此外，典型地提供進行增加新適配器和將該適配器結合進入系統使用的控制邏輯。另外，該控制邏輯最好進行新適配器的挪移然后從系統使用中移去該適配器。
在為適配器插件，例如，個人計算機存儲卡國際協會(PCMCIA)插件等提供熱插入適配器方面已取得很多進展。然而，會更可取的是也提供熱插入處理器適配器允許不降級系統而替換有故障的處理器和允許加處理器到系統以改進系統的數據處理能力。處理器適配器的利用需要相當復雜的控制以便維持總線線阻抗的平衡，如將被進一步說明的。


圖1說明沿正面系統總線18的多個處理器插件11a-11b的現有技術原理圖，其中每個處理器插件最好地包括一個處理器和有關的高速緩沖存儲器的中央處理單元(CPU)負載。具體說，描寫的總線結構是個帶有IA-32槽2處理器插件的IA-32槽2GTL+總線，如現有技術中眾所周知的。經有關的CPU連接器14a-14d供給每個處理器插件一個時鐘信號、穩(wěn)壓電源和總線信號。在該實施例中，時鐘源24提供一個100-133MHz時鐘信號給磁芯片組(Core chip set)26和CPU連接器14a-14d中的每一個以便調整用于每個處理器的時間周期。芯片組26可以是一個PCI主機電橋或其他類型主機電橋。
相應的CPU穩(wěn)壓器組件(VRM)20a-20d提供一個穩(wěn)壓電源Vcc給每個處理器插件11a-11d和終端插件12。處理器插件11a-11d中的個別處理器插件和有關的CPU VRM 20a-20d中的CPU VRM的組合形成處理器子系統。由于處理器插件典型地包括帶有支持數據高速緩沖存儲器的處理器，每個CPU VRM 20a-20d包含磁芯VRM28a-28d和L2 VRM29a-29d，其中，每個磁芯VRM 28a-28b調整到處理器的Vcc-磁芯電源，而每個L2 VRM 29a-29d調整到與其有關的高速緩沖存儲器的Vcc-L2電源。
仍參照圖1，4個CPU連接器14a-14d被說明為在單一的正面總線18上可以支持1到4個處理器插件。具體說對于GTL+總線接口，必須維持25歐姆傳輸線終端阻抗。為了維持所需要的傳輸線終端阻抗，沿正面總線18分配有終端電阻器，其中每個終端電阻被供給一個電壓Vtt。具體說，端接電阻17a和17b在每端端接正面總線18。此外，對于每個經CPU連接器14a-14d連接到正面總線18的處理器插件11a-11d或終端插件12，包括處理器內的上拉電阻器13a-13d以平衡跨在正面總線18上的阻抗。終端插件12提供負載平衡以維持傳輸線阻抗。
如所述的那樣，為了維持優(yōu)選的傳輸線終端阻抗，處理器插件11a-11d或終端連接器插件12必須填充每個CPU連接器14a-14d。該配置是固定的，在系統工作期間不能改變。例如，為了用一個額外的處理器代替終端連接器插件12，必須使系統斷電，移去終端插件12，插入那個新的處理器的插件，以及使系統重新加電。如果現有的處理器插件出故障，為了替換該出故障的處理器插件也利用同樣的過程。只當重新啟動系統時，新處理器插件才結合到數據處理系統中。
在圖1的例子中和在其他總線結構中，優(yōu)選的是為了當電源加到個人計算機或服務器時可以重新配置處理器配置，處理器插件和/或VRM調節(jié)器是可熱插入的。如上所述，當對系統做改變時，維持總線阻抗是重要的。
因此，本發(fā)明的目的是提供改進的數據處理系統。
本發(fā)明的另一個目的是提供改進的用于在數據處理系統中熱插入處理器的方法和系統。
本發(fā)明的再另一個目的是提供改進的用于適應總線系統以允許在數據處理系統中熱插入適配器的方法和系統。
如現在將描述的那樣來達到上述目的。提供這樣的方法和系統，即，當所述數據處理系統是處于現用時用于熱插入處理器子系統到數據處理系統的系統總線，其中該系統總線包括多個用于支持可熱插入的處理器子系統的部位，這里每個處理器子系統包括一個處理器和有關的電壓調節(jié)器組件。根據處理器子系統已加到數據處理系統的系統總線的指示將電源加到處理器子系統。通過傳送初始化數據到與系統總線無關的處理器的控制器在處理器子系統內的處理器上執(zhí)行初始化子系統，這樣使得附加的處理器子系統以對現有的工作在系統總線上的處理器的最小影響方式結合到數據處理系統中。
在所附的權利要求中陳述了認為是本發(fā)明特有的新穎特點。但是，當結合附圖閱讀時參照以下示例性實施例的詳細說明會最好地理解發(fā)明本身以及優(yōu)選的使用方式、進一步的目的和其優(yōu)點。附圖中，圖1描繪現有技術的沿系統總線的多個處理器插件的原理圖；圖2說明本發(fā)明的優(yōu)選實施例可對其應用的數據處理系統的方塊圖；圖3描繪可熱插入的系統總線的原理圖表示；圖4說明用于控制加熱插入處理器適配器的過程的高級邏輯流程圖；以及圖5描繪用于控制移去熱插入處理器適配器的過程的高級邏輯流程圖。
現在參照這些圖，現在特別參照圖2，在那里描繪了一個數據處理系統的方塊圖表示，本發(fā)明的優(yōu)選實施例可適用于這個數據處理系統。環(huán)境是數據處理系統10，它包括多個處理器30a-30d，其中每個處理器最好至少包括與其有關的一級高速緩沖存儲器。更可取地，處理器30a-30d中的每一個都包括一個帶有與其結合的處理器電路的適配器。此外，更可取地，如將被進一步描繪和說明的那樣，處理器30a-30d中的每一個都可以熱插入到沿系統總線18和任何附加處理器支持的總線可用的多個槽中。另外，在閱讀該說明后，如何利用其他數據處理系統和/或數據處理系統結構實現本發(fā)明對于本專業(yè)技術人員會是顯見的。
如將被進一步說明的來自電壓調節(jié)器組件(VRM)20a-20d的穩(wěn)壓電源供處理器30a-30d中的每一個。每個處理器和有關的VRM 20a-20d將被稱為處理器子系統，其中最好是處理器子系統的處理器和VRM都可以熱插入到數據處理系統10中。
數據處理系統10也包括連接到系統總線18的存儲部件32，最好包括多種類型的包括只讀存儲器(ROM)和隨機存取存儲器(RAM)的存儲器。在ROM中典型地存儲多個例行程序，其中每個例行程序典型地包含多個處理器步驟。每個例行程序還可以被表示為要在數據或執(zhí)行步驟上完成的功能。此外，在ROM或其他固件內包含測試外部設備以保證合適操作的例行程序。
在ROM內，一個具有包括應用例行的操作系統在工作。如將為本專業(yè)技術人員所認識到的，存儲器32包括許多單獨的易失性存儲組件，當提供電源給數據處理系統10時它們存儲操作，系統的程序段、應用軟件和其他數據。
處理器30a-30d和存儲部件32也通過PCI主機電橋34耦合到數據處理系統10的PCI總線37。PCI主機電橋34提供一個低等待路徑，處理器可以經過該路徑直接訪問映射總線存儲器內的任何地方的PCI設備和/或I/O地址空間。PCI主機電橋34也提供一個允許PCI設備直接訪問存儲部件32的高帶寬路徑。
一個小的計算機系統接口(SCSI)控制器64也附到PCI總線37上，它被用來控制硬驅動器66或其他數據存儲系統。另外，圖形適配器54耦合到PCI總線37，它控制最好是用戶接口的視頻顯示器56。此外，通信適配器48也可附到PCI總線37上。通信適配器48可以使軟件和數據經鏈路49在數據處理系統10和外部設備之間傳遞，其中鏈路49可以是以太網、令牌環(huán)或其他網絡鏈路。經通信適配器48傳遞的軟件和數據是以這種形式，即，能經通信鏈路49被通信適配器48接收或發(fā)送的電子、電磁、光的信號或其他信號。具體說，通信適配器48提供一種方法，通過這種方法數據處理系統10可以同網絡，例如，局域網(LAN)或“互聯網”接口。
擴展總線電橋38，例如，PCI到ISA總線電橋可以被用于將工業(yè)標準結構(ISA)總線40同PCI總線37耦合。如被說明的，鍵盤41、鼠標器42和I/O控制器36可以加到ISA總線40上，用于執(zhí)行I/O功能。外存儲器44同I/O控制器36耦合，在那里輔助存儲器44內的每個設備最好被賦于一個ID號碼，通過它操作系統可以識別每個設備。輔助存儲器44包括，例如，硬盤驅動器46，可裝卸存儲器驅動器50和接口52。此外，依允許也可包括其他設備?？裳b卸存儲驅動器50可代表軟盤驅動器、磁帶驅動器、光盤驅動器，或者其他對可裝卸存儲裝置60讀和寫的數據驅動器?？裳b卸存儲裝置60代表軟盤、磁帶、光盤，或者任何其他被可裝卸存儲驅動器50讀和寫的數據存儲裝置。如會被本專業(yè)技術人員認識到的，可裝卸存儲裝置60包括計算機可使用的儲存著計算機軟件和/或數據的存儲媒體。
在另外的實施例中，輔助存儲器44可以包括其他的用于允許計算機程序或其他指令裝入到數據處理系統10中的類似裝置。這樣的裝置包括，例如，可裝卸存儲裝置62和接口52。實例可以包括程序盒式磁帶及盒式磁帶接口、可裝卸芯片(例如，電可擦除可編程只讀存儲器(EEPROM)、可編程只讀存儲器(PROM)或PCMCIA插件)及有關插座和其他可裝卸存儲設備62及允許軟件和數據從可裝卸存儲設備62傳遞到數據處理系統10的接口52。
一個內集成電路(I2C)接口可以控制熱插入控制器70。該I2C接口是個同計算機系統一起用的公共接口。該I2C接口典型地起源于從如像業(yè)務處理器31這樣的I2C控制器設備。熱插入控制器70通過如被I2C信號控制的PWR EN、EN和CFG信號控制熱插入適配器的裝和卸，I2C信號控制電源和信號的允許/禁止以及配置。
此外，熱插入控制器70控制發(fā)光二極管(LED)業(yè)務指示器72、LED業(yè)務指示器72最好包括3個不同彩色的用于每個處理器子系統的LED指示器。另外，3個指示燈最好是綠色、琥珀色和紅色。如果處理子系統是工作的，綠色指示器燈保持被點亮狀態(tài)。如果處理器子系統是出故障的，紅色指示器保持被點亮狀態(tài)。如果處理器子系統。如果處理器子系統對移除是允許的，或者槽對于加一個子系統是允許的，琥珀色指示器保持被點亮狀態(tài)。此外，如果用戶請求探測一個處理器，用于該處理器子系統的琥珀色指示燈會閃爍。
業(yè)務處理器31典型地控制數據處理系統10的診斷管理。業(yè)務處理器31最好是綜合的子系統解決方案，這個解決方案與硬件和操作系統無關，通過監(jiān)視、記錄事件和報告數據處理系統10內的工作條件來補充硬件、此外，業(yè)務處理器31最好包括它自己有關的存儲器和控制器子系統。
利用在類似于以上參照圖2描述的數據處理系統環(huán)境中執(zhí)行的軟件和硬件最好地實現本發(fā)明。于是，術語“計算機程序產品”被用于一般指的是存儲在輔助部存儲器44或硬盤驅動器46中的程序。然而，程序也可存儲在數據處理系統10的其他數據存儲單元。這些計算機程序產品是用于給數據處理系統10提供軟件的裝置。
計算機程序或計算機控制邏輯被作為操作系統和應用程序存儲在存儲器32和/或輔助部存儲器44中。計算機例行也能借助通信適配器48被接收。所有這樣的計算機程序當被執(zhí)行時使數據處理系統10能夠使用如在這里討論的本發(fā)明的性能。因此，這樣的計算機程序相當于數據處理系統10的控制器。而且，同業(yè)務處理器31有關的計算機程序或計算機控制邏輯可以控制熱插入適配器的啟動的熱插入控制器70的功能。
現在參照圖3，在那里說明可熱插入系統總線的原理圖表示。對于原理性的例子，圖1的正面系統總線已適合提供熱插入處理器插件和VRM。在使該正面系統總線適合提供熱插入處理器插件時，最好是維持25歐姆傳輸線阻抗使得相同的IA-32槽2處理器插件不用重新配置就能熱插入。此外，正面系統總線被修改，從而終端插件對于空槽不必要。因此，當電源加到那里時可以從數據處理系統10插入或移去每個處理器插件11a-11d和CPU VRM 20a-20d。如在本專業(yè)中眾所周知的，處理器插件11a-11d可以同CPU連接器14a-14d接口。
電源是有選擇地加到處理器子系統。如被功率FET開關所調節(jié)的，VTT VRM 84施加Vtt電源至每個連接的處理器插件11內的一個負載。如被I2C信號所控制的，熱插入控制器70為每個處理器插件11a-11d槽提供PWR_EN信號，該插件槽使VTT功率FET開關86能夠加電源給有關的處理器插件11a-11d。另外，熱插入控制器70還通過CPU功率FET開關82調節(jié)到每個CPU VRM 20a-20d的電源。當來自熱插入控制器70的PWR_EN信號啟動有關CPU功率FET開關82時，12V和5V電源只加到CPU VRM 20a-20d。
此外，時鐘有選擇地加到每個處理器子系統和從每個處理器子系統拆除。具體說，時鐘源25a-25e通過I2C信號各自加到每個CPU連接器14a-14d和磁芯片組26以及從每個CPU連接器14a-14d和磁芯片組26撤除。時鐘源的啟動將發(fā)生在業(yè)務處理器通過I2C信號啟動電源到有關的CPU插件的同時和正好在其之后。
4個槽被說明用于處理器子系統A、B、C和D。作為例子，將詳細地說明加處理器子系統A，然而這里的說明也適用于任何其他處理器子系統。利用輸入12V_A、5V_A、磁心_VID[40][A]、L2_VID[40][A]和PWR EN[A]說明CPU[A]VRM 20a。磁心-VID[40][A]和L2_VID[40][A]信號是處理器插件11a供給的電壓標志符，含有規(guī)定輸出到處理器和高速緩沖存儲器的必要電壓的值。輸入12V_A和5V_A當PWR_EN[A]高的時候只從熱插入控制器70供到CPU[A]VRM 20a。當PWR_EN[A]高時，CPU功率FET開關82被使得能夠輸出12V_A和5V_A到CPU[A]VRM 20。此外，CPU[A]VRM被使得當PWR_EN[A]高時能夠接收輸入。在同時，當PWR_EN[A]高時VTT功率FET開關86被使得能夠輸出VTT[A]。VTT[A]供給處理器插件11a和CPU[A]連接器14a。于是，加上處理器插件11a之后，PWR_EN[A]信號啟動所述的到處理器插件11a的電源。此外，時鐘源25b被啟動。而且，對于任何附加的處理器插件，有關的PWR_EN[AD]信號啟動到有關處理器插件的電源。同樣地，對于任何移去的處理器插件，PWR_E[AD]信號禁止到有關的適配器插件的電源。
在電源適當地加到處理器子系統A和它的時鐘源穩(wěn)定后，但在啟動FET開關80a之前，業(yè)務處理器在處理器插件11a上執(zhí)行初始化步驟以準備處理器插件11a被放在正面總線18上。此外，業(yè)務處理器通知操作系統(OS)一個熱插入事件已發(fā)生，因此所有處理器操作暫停。最好，業(yè)務處理器發(fā)出軟復位給所有沿正面總線18的處理器，并同時啟動FET開關80a，因此所有的處理器在同一周期投入服務。通過利用有I2CI/O的熱插入控制器，完成一般需要正面總線18運行的初始化功給，與正面總線18和任何附加到那里的處理器子系統無關。
為了達到25歐姆傳輸線終端阻抗，有必要在熱插入期間維持跨接正面總線18的電源平衡。因而，VTT加在每個正面終端電阻16a-16f，在那里終端電阻16a-16f加在正面總線18的以及與每個連接器14a-14d有關的每端，以致當FET 80a-80d中的任何一個不啟動時，在每個槽提供終端負載，從而維持25歐姆傳輸線終端阻抗。每個FET開關80a-80d提供每個連接器14a-14d的正面隔離以在熱插入操作期間維持電氣完整性。最好，每個FET開關80a-80d匹配在100+MHz運行的槽-2 GTL+的電氣的、拓撲的和性能的要求，或者在另外的實施例中匹配特定總線的要求。最好連接在連接器14a-14d總線的背面上的終端電阻Rterm78a-78d可在從30歐姆到150歐姆的范圍，以當電源加到處理器子系統時提供從每個FET開關80a-80d到每個連接器14a-14d的等效傳輸線阻抗。Rterm的數值依賴并取決于總線設計的點到點拓撲的電氣仿真。
現在參照圖4，在那里說明用于控制附加包括處理器插件和有關VRM的熱插入處理器子系統的過程的高級邏輯流程圖。當用戶安裝一個新的處理器插件和有關VRM時，引起該過程。該過程在方塊100開始，進行到方塊102。方塊102描繪接收來自I2C的在一特定槽內已安裝一個處理器子系統的指示符。在一個方法中，可以包括軟件，通過它用戶指示安裝該處理器子系統。在另一方法中，可以提供一種硬件特征，由此當安裝一個處理器子系統時用戶關閉一個門或輕按一個開關。也可以利用其他指示已安裝一個處理器子系統的方法。
此后，方塊104說明啟動用于其中已加上處理器子系統的特定槽的PWR_EN信號。以后，方塊106描繪啟動時鐘源到特定槽。其次，方塊108描繪傳送CFG信號以探測特定處理器子系統的存在。方塊110說明確定是否探測到特定處理器子系統的存在。如果沒探測到特定處理器子系統，過程進行到方塊118。方塊118描繪通過LED指示器指示錯誤。以后，方塊120說明移去用于特定處理器子系統的PWR_EN和時鐘信號，之后過程返回。但是，如果在方塊108探測到特定的處理器子系統，過程轉到方塊112。
方塊112描述設置用于特定處理器子系統的處理器插件的加電配置特征。由業(yè)務處理器通過I2C發(fā)送命令給熱插入控制器完成這些功能。然后，熱插入控制器直接驅動一組經CFG到處理器插件的處理器信號引腳，并采樣通過那里的數據結果。實現如先進的可編程中斷控制器(APIC)標識(ID)選擇這樣的特征，在那里APIC ID選擇規(guī)定用于正面總線仲裁的APIC群集器組和對稱多處理(SMP)代理ID。此外，處理器核心時鐘頻率比，處理器中順序排隊(IOQ)深度、各種錯誤信號的處理器習慣、處理器運行BIST的加電選擇等等屬為由業(yè)務處理器控制所需的格局選擇之列。
此后，方塊114描繪執(zhí)行用于處理器插件的處理器BIST。其次，方塊116說明確定BIST狀態(tài)引腳是否被置位。每個處理器提供一個由業(yè)務處理器采樣的因而能被用于當處理器BIST出故障時中斷維護處理器的BIST狀態(tài)引腳。在處理器BIST出故障的情況下，BIST狀態(tài)引腳置位，過程轉到方塊118，方塊118如上述運行過程。
在處理器BIST狀態(tài)引腳未置位的情況下，過程轉到方塊117。方塊117描繪確定BIST是否完成。如果BIST未完成，過程轉到方塊116直到故障或完成為止。如果BIST完成，過程轉向方塊122。方塊122說明指定處理器插件作為應用處理器(AP)。具體說，處理器子系統的處理器將試圖協商任何其他附加到正面總線的處理器以確定該處理器是否將是引導程序處理器(BSP)，或者該處理器是否將是AP。BSP負責引導操作系統(O/S)，曾經O/S盛行，作為AP運行BSP功能。對于一個系統的每次重新引導，所有在正面總線上的AP將在具有中斷禁止的暫停狀態(tài)保持待用狀態(tài)，一直到從BSP接收到INIT或啟動處理器間中斷(IPI)消息，AP響應該信息而被初始化。
因為處理器插件由于有關的FET開關被禁止而與系統中的其他處理器隔離，所以熱插入控制器將通過模擬處理器的本地APIC，與處理器協商，結果起一個BSP的作用，目標是讓附加上的處理器成為AP而不成為BSP，因為O/S已是有效的并在運行。熱插入控制器暫分配給處理器一個代理ID或指定處理器作為AP的低優(yōu)先權的APIC仲裁ID。
此后，方塊124描繪發(fā)送第一個引導程序處理器間中斷(BIPI)消息給處理器，使處理器清除在處理器的本地APIC中的BSP位。以后，允許處理器獲得APIC總線仲裁以通過熱插入控制器將它的BIPI傳播給業(yè)務處理器。方塊126說明確定業(yè)務處理器是否接收傳播的BIPI。如果接收不到傳播的BIPI，過程轉到方塊124，在那里再發(fā)送BIPI。如果接收到傳播的BIPI，過程轉到方塊128。
然后，業(yè)務處理器將請求系統和附加到正面總線的所有處理器子系統短暫停頓，使得當被供給一個斷定EN信號使它聯機時能夠啟動FET開關。在進行這個請求時，業(yè)務處理器起動若干控制機構。具體說，方塊128描繪發(fā)送一個請求給O/S暫停所有現用的處理器，類似系統暫停命令。其次，方塊130說明確定所用現用的處理器是否暫停。如果所有現用的處理器未暫停，過程在方塊130重復。如果所有現用的處理器暫停，過程轉到方塊132。業(yè)務處理器經I2C總線同磁芯片組連通以監(jiān)視正面總線，使得磁芯片組將通知業(yè)務處理器何時所有處理器導致了總線暫停事務而進入暫停狀態(tài)。此后，方塊132描繪發(fā)出系統INIT#，即軟復位，給所有加到正面總線的處理器，以及同時啟動與特定槽有關的FET開關，由此所有沿正面總線的處理器處于啟動狀態(tài)并被允許在同一周期沿正面總線處理。在方決132以后，過程返回。
現在參考圖5，在那里說明用于控制移去熱插入處理器子系統的過程的高級邏輯流程圖。如所描繪的，處理過程在方塊140開始，進行到方塊142。方塊142說明接收要移去一個特定的處理器子系統的指示符。在一個方法中，可以包括通過它用戶指示要移除該處理器子系統的軟件。此后，方塊144描繪通知OS從運行狀態(tài)中移除該處理器子系統的處理器。移除運行狀態(tài)中的處理器時，從處理器停下工作負載，刷新處理器的高速緩沖存儲器，以及置處理器空閑。其次，方塊146說明禁止用于要被移除的處理器子系統的特定槽的PWR_EN信號。最后，方塊148描繪對用戶提供一個移除該處理器子系統是安全的指示。指示器可以以軟件的形式，或者可利用用于適配器的LED指示燈。其后，過程返回。
雖然已在這里敘述了本發(fā)明的一個優(yōu)選實施例，然而，一旦本專業(yè)技術人員了解了基本本發(fā)明思想，就會出現這個實施例中的變化和修改。因此，這意味著所附的權利要求書將被認為既包括該優(yōu)選實施例也包括如在本發(fā)明精神和范圍內所有這樣的變化和修改。
權利要求
1.一種當電源加到數據處理系統時熱插入處理器子系統到所述數據處理系統的系統總線的方法，其中所述系統總線包括多個用于支持可熱插入的處理器子系統的位置，這里每個所述處理器子系統包括處理器和有關的電壓調節(jié)器組件，所述的方法包括以下步驟根據處理器子系統已加到所述系統總線的指示，加電源到所述處理器子系統；通過一個控制器傳遞初始化數據到與所述系統總線無關的所述處理器執(zhí)行在所述處理器子系統內的一個處理器上的初始化例行程序，使得將附加的處理器子系統以對任何現有的工作在所述系統總線上的處理器的最小影響方式結合到數據處理系統中。
2.按照權利要求1的熱插入處理器子系統的方法，所述方法還包括以下步驟響應電源加到所述處理器子系統，驗證所述處理器子系統的正確安裝；以及響應所述處理器子系統的不正確安裝，從所述處理器子系統中移除電源。
3.按照權利要求1的熱插入處理器子系統的方法，所述的響應處理器已加到所述數據處理系統的所述系統總線的指示加電源到所述處理器子系統的步驟還包括步驟施加電源到所述處理器子系統內的電壓調節(jié)器，這里所述電壓調節(jié)器調節(jié)對所述處理器和與所述處理器有關的高速緩沖存儲器的所說電源的施加。
4.按照權利要求1的熱插入處理器子系統的方法，所述的根據處理器已加到所述數據處理系統的所述系統總線的指示施加電源到所述處理器子系統的步驟還包括步驟施加終端電源到附加所述處理器的連接器的終端總線段，這樣使得沿所述終端總線段維持特定總線終端線阻抗。
5.按照權利要求1的熱插入處理器子系統的方法，所述的通過一個控制器傳遞初始化數據到與所述系統總線無關的所述處理器執(zhí)行在所述處理器子系統內的一個處理器上的初始化例行程序的步驟還包括步驟通過在終端總線段的信號訪問所述處理器，這里所述終端總線段連接在所述處理器和所述系統總線之間，但與所述系統總線隔離直到被所述控制器啟動為止。
6.按照權利要求1的熱插入處理器子系統的方法，所述的通過一個控制器傳遞初始化數據到與所述系統總線無關的所述處理器執(zhí)行在所述處理器子系統內的一個處理器上的初始化例行程序的步驟，還包括步驟啟動所述處理器和所述系統總線之間的開關使得允許所述處理器響應所述處理器完成所述初始化接入所述系統總線。
7.按照權利要求1的熱插入處理器子系統到數據處理系統的系統總線的方法，所述方法還包括步驟使所述處理器響應所述處理器完成所述初始化處理沿所述數據處理系統中的所述系統總線的數據。
8.按照權利要求1的熱插入處理器子系統到數據處理系統的系統總線的方法，所述方法還包括步驟響應接收到移除特定處理器子系統的指示通知所述操作系統從運行中移除所述處理器子系統；從所述處理器子系統中移除電源；提供所述處理器子系統已被禁止并可以從所述數據處理系統中移除的指示使得不擾動所述終端線阻抗而從所述系統總線移除一個處理器子系統。
9.一種用于熱插入處理器子系統到數據處理器的系統總線的系統，這里所述處理器子系統包括處理器和有關的電壓調節(jié)器，所述系統包括用于維持沿系統總線的總線終端線阻抗而與任何熱插入的處理器子系統無關的裝置；用于當熱插入所述處理器子系統在所述系統總線上時啟動到所述處理器子系統的電源的熱插入控制器；以及用于與所述系統總線無關地傳遞初始化數據給所述處理器子系統內的所述處理器以初始化所述處理器的所述熱插入控制器。
10.按照權利要求9的用于熱插入處理器子系統的系統，所述的用于維持沿所述系統總線的總線終端線阻抗與任何熱插入的處理器子系統無關的裝置還包括在所述系統總線的每端和在每個處理器接收連接器上的終端電阻；以及加在每個所述終端電阻的終端電壓。
11.按照權利要求10的用于熱插入處理器子系統的系統，所述系統還包括在每個終端總線段的終端總線段電阻；以及加在每個所述終端總線段電阻的所述終端電壓。
12.按照權利要求9的用于熱插入處理器子系統的系統，所述熱插入控制器還包括用于驗證所述處理器子系統的正確安裝的裝置；以及用于響應所述處理器的不正確安裝從所述處理器子系統中移除電源的裝置。
13.按照權利要求9的用于熱插入處理器子系統的系統，其中所述熱插入控制器能夠使電源加到所述處理器子系統內的電壓調節(jié)器，這里所述電壓調節(jié)器調節(jié)施加所述電源到所述處理器和與所述處理有關的高速緩沖存儲器。
14.按照權利要求9的用于熱插入處理器子系統的系統，其中所述熱插入控制器能夠使終端電源加到附加所述處理器的連接器的終端總線段。
15.按照權利要求9的用于熱插入處理器子系統的系統，其中所述熱插入控制器通過在終端總線段的信號訪問所述處理器，這里所述終端總線段被連接在所述處理器和所述系統總線之間，但與所述系統總線隔離，直到被所述控制器啟動為止。
16.按照權利要求9的用于熱插入處理器子系統的系統，所述系統還包括用于將處理器與所述系統總線隔離的裝置；以及所述控制器，用于在通過所述控制器初始化熱插入的處理器后控制移除用于將所述處理器與所述系統總線隔離的所述裝置，使得允許所述處理器接入所述系統總線。
17.按照權利要求9的用于熱插入處理器子系統的系統，所述系統還包括用于通知操作系統從運行中移除處理器子系統的裝置；用于禁止電源到所述處理器子系統的所述控制器；用于提供所述處理器子系統被禁止和可從所述數據處理系統移除的指示的裝置。
18.用于控制對數據處理系統的系統總線的配置變化的程序產品，所述程序產品包括數據處理系統可使用的媒體；以及用所述數據處理系統可使用的媒體編碼的熱插入控制器，它響應處理器子系統加到系統總線；能夠使電源加到所述處理器子系統；以及傳遞初始化數據給與所述系統總線無關的所述處理器子系統內的處理器。
19.按照權利要求18的用于控制對系統總線配置變化的程序產品，其中所述熱插入控制器響應電源加到所述處理器子系統驗證所述處理器子系統的正確安裝；以及響應所述處理器子系統的不正確安裝從所述處理器子系統中移除電源。
20.按照權利要求18的用于控制對系統總線配置變化的例行產品，其中所述熱插入控制器能夠使電源加到所述處理器子系統內的電壓調節(jié)器，這里所述電壓調節(jié)器調節(jié)所述電源施加到所述處理器和與所述處理器有關的高速緩沖存儲器。
21.按照權利要求18的用于控制對系統總線配置變化的程序產品，其中所述熱插入控制器能夠使終端電源加到所述處理附加其上的連接器的終端總線段，使得沿所述終端總線段維持特定總線終端線阻抗。
22.按照權利要求18的用于控制對系統總線配置變化的程序產品，其中所述熱插入控制器通過在終端總線段的信號訪問所述處理器，這里所述終端總線段連接在所述處理器和所述系統總線之間，但與所述系統總線隔離，直到被所述控制器啟動為止。
23.按照權利要求18的用于控制對系統總線配置變化的程序產品，其中所述熱插入控制器啟動所述處理器和所述系統總線之間的開關使得允許所述處理器響應所述處理器完成所述初始化，接入所述系統總線。
24.按照權利要求18的用于控制對系統總線配置變化的程序產品，其中所述熱插入控制器響應所述處理器完成所述初始化，能夠使所述處理器處理沿所述數據處理系統中的所述系統總線的數據。
25.按照權利要求18的用于控制對系統總線配置變化的程序產品，其中所述熱插入控制器響應接收要移除一個處理器子系統的指示通知操作系統禁止所述處理器子系統工作從所述處理器子系統中移除電源；以及提供所述處理器子系統可安全移除的指示。
全文摘要
用于當數據處理系統運行時熱插入處理器子系統到所述數據處理系統的系統總線的方法和系統,其中該系統總線包括多個用于支持可熱插入的處理器子系統的位置,這里每個處理器子系統包括處理器和有關的電壓調節(jié)器組件。響應處理器子系統已加到數據處理系統的系統總線的指示加電源到該處理器子系統。通過一個控制器在處理器子系統內的處理器上執(zhí)行初始化例行程序,該控制器傳遞初始化數據給系統總線無關的處理器,使得附加的處理器子系統以對任何現有的在系統總線上工作的處理器的最小影響方式結合到數據處理系統中。
文檔編號G06F1/18GK1268696SQ0010474
公開日2000年10月4日 申請日期2000年3月24日 優(yōu)先權日1999年3月25日
發(fā)明者R·貝洛韋斯基, P·M·布蘭德 申請人:國際商業(yè)機器公司