專利名稱：Pci串行傳輸?shù)幕靖拍畹闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)系統(tǒng)，特別涉及被改進(jìn)成為利用串行傳輸通路使兩條總線彼此連接的計(jì)算機(jī)系統(tǒng)。
近來已開發(fā)了各種電池供電的便攜筆記本型個(gè)人計(jì)算機(jī)(以下稱為筆記本PC)。某些筆記本PC被設(shè)計(jì)成與擴(kuò)展單元連接，以便在需要時(shí)擴(kuò)展其功能。為了使筆記本PC主體能有效地利用擴(kuò)展單元的資源，筆記本PC主體的總線與擴(kuò)展單元的總線連接是很重要的。利用這一總線連接，擴(kuò)展單元的總線上的設(shè)備可按照與筆記本PC主體中的設(shè)備相同的方式進(jìn)行工作。
許多個(gè)人計(jì)算機(jī)采用PCI(外圍設(shè)備接口)總線。筆記本PC主體和擴(kuò)展單元之間的總線連接通常通過利用對(duì)接連接器物理地連接筆記本PC主體側(cè)的PCI總線至擴(kuò)展單元側(cè)來實(shí)現(xiàn)，相應(yīng)的對(duì)接連接器設(shè)置在筆記本PC主體側(cè)和擴(kuò)展單元側(cè)，具有等于各自PCI總線的信號(hào)線數(shù)目的許多引線。
但是在這種方案中，實(shí)際上需要一較大的區(qū)域來設(shè)置對(duì)接連接器。這不利于減小筆記本PC主體的體積和斷面。此外，筆記本PC主體側(cè)上的連接器設(shè)置位置需要與擴(kuò)展單元側(cè)上的連接器設(shè)置位置相適應(yīng)。這就限制了生產(chǎn)開發(fā)過程中的物理機(jī)殼結(jié)構(gòu)。
美國專利US 5，457，785、US 5，579，489和US 5，619，659公開了利用PC主體的標(biāo)準(zhǔn)并行端口通過電纜把PC主體連接至擴(kuò)展單元的技術(shù)。在這一技術(shù)中，在利用PC主體的標(biāo)準(zhǔn)并行端口通過電纜與PC主體連接的擴(kuò)展單元中設(shè)置了ISA(工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu))總線，利用變換PC主體內(nèi)的ISA總線的信號(hào)狀態(tài)的電路，擴(kuò)展單元內(nèi)的ISA總線可按照與PC主體內(nèi)的ISA總線相同的方式進(jìn)行操作。
美國專利US 5，822，571也公開了通過利用扁平電纜把主側(cè)上的PCI總線連接至輔助側(cè)上的PCI總線而把PCI總線從PC主體延長至另一殼體的結(jié)構(gòu)，以及克服電纜的傳輸延遲的時(shí)鐘同步方法。
但在這些傳統(tǒng)的電纜連接方法中，由于數(shù)據(jù)通過電纜并行地傳送，所以電纜具有許多信號(hào)線。由于這一原因，產(chǎn)生了以下問題1)電纜笨重和昂貴，不便于操縱。
2)增大了電纜連接的連接器的引線數(shù)目，因此增大了每一連接器的成本。這同樣不利于減小體積。
通常使用橋接器來連接系統(tǒng)板上的多條PCI總線。PCI-PCI橋接器是一種雙向地把主PCI總線連接至輔助PCI總線的LSI。這種橋接器允許主PCI總線上的設(shè)備存取輔助PCI總線上的設(shè)備，反之亦然。這種橋接器可以位于電纜的兩端，以便把筆記本PC主體的PCI總線連接至擴(kuò)展單元的PCI總線。但在這種結(jié)構(gòu)中，電纜部分也按照PCI規(guī)程起PCI總線(給其分配一具體的總線號(hào))的作用，因此必須從軟件的角度對(duì)總共三條PCI總線進(jìn)行管理。由于沒有PCI設(shè)備被連接至連接筆記本PC主體和擴(kuò)展單元的電纜，所以給該電纜分配總線號(hào)浪費(fèi)了資源。此外，這還使利用軟件的資源管理變得復(fù)雜起來。
鑒于以上所述作出本發(fā)明，本發(fā)明的目的是提供能夠利用具有較少信號(hào)線的電纜來把計(jì)算機(jī)主體連接至擴(kuò)展單元的計(jì)算機(jī)系統(tǒng)，這一計(jì)算機(jī)系統(tǒng)實(shí)現(xiàn)了防止資源被無用地分配給電纜的新的總線連接方案，具有出色的機(jī)殼結(jié)構(gòu)的可擴(kuò)展性和靈活性。
為了實(shí)現(xiàn)以上目的，本發(fā)明的計(jì)算機(jī)系統(tǒng)的特征在于包括分別由多比特寬度的并行傳輸通路構(gòu)成的第一及第二總線；與第一總線連接的第一控制器；與第二總線連接的第二控制器；位于第一及第二控制器之間的串行傳輸通路；第一和第二控制器利用該串行傳輸通路以串行傳送方式在第一和第二總線之間交換事務(wù)處理的命令、地址和數(shù)據(jù)，第一和第二控制器在邏輯上是一個(gè)單元。
在這一計(jì)算機(jī)系統(tǒng)中，使第一和第二總線彼此連接的橋接單元被分成兩個(gè)實(shí)際上獨(dú)立的控制器，這兩個(gè)控制器通過串行傳輸通路彼此連接。在總線之間傳遞事務(wù)處理所需的命令、地址和數(shù)據(jù)通過該串行傳輸通路以串行傳送的方式在這兩個(gè)控制器之間交換。這就實(shí)現(xiàn)了在一條總線上的事務(wù)處理可在另一條總線上被再現(xiàn)。因此，如果把兩臺(tái)控制器分別提供給具有第一總線的計(jì)算機(jī)主體和具有第二總線的擴(kuò)展單元，并且用電纜實(shí)現(xiàn)這兩個(gè)控制器之間的串行傳輸通路，就能夠利用信號(hào)線數(shù)目較少的電纜把計(jì)算機(jī)主體連接至擴(kuò)展單元。此外，第一和第二控制器邏輯地構(gòu)成了一個(gè)橋接單元。因此，串行傳輸通路只是在該橋接單元內(nèi)的本地的內(nèi)部布線，不被軟件識(shí)別。這就意味著沒有不必要的資源被分配給了串行傳輸通路。
還有，由于邏輯上的一個(gè)控制器被物理地分成兩個(gè)控制器，所以或多或少需要專門的設(shè)計(jì)。最好在兩個(gè)控制器中設(shè)置有多個(gè)配置寄存器，在這些配置寄存器中設(shè)定操作環(huán)境，并最好在這些配置寄存器中設(shè)定一些相同的環(huán)境設(shè)定信息。如果只在兩個(gè)控制器的一個(gè)中設(shè)置了一些配置寄存器，則每當(dāng)另一控制器需要存儲(chǔ)在這些寄存器中的信息時(shí)，就必須通過串行傳輸通路讀這些配置寄存器。這樣就造成了系統(tǒng)性能的降低，如果根據(jù)需要分別在兩個(gè)控制器中設(shè)置配置寄存器，則每一個(gè)控制器就能夠根據(jù)在相應(yīng)配置寄存器中的環(huán)境設(shè)定信息進(jìn)行操作。這就使得執(zhí)行高速操作成為可能。
由于經(jīng)由串行傳輸通路的串行傳輸需要比總線時(shí)鐘信號(hào)快的時(shí)鐘信號(hào)，所以需要提高抗噪聲性能的裝置。為此，最好用插入了變壓器的差分信號(hào)線對(duì)作為串行傳輸通路。變壓器的插入可防止信號(hào)直流分量的傳送，這樣就能夠提高抗共模噪聲、如靜電的性能。
如果使用插入了變壓器的差分信號(hào)線對(duì)，考慮到變壓器的特性，保證對(duì)于傳輸信號(hào)令人滿意的直流平衡是很重要的。這是因?yàn)橐乐棺儔浩鞯拇棚柡突蚣?lì)和在變壓器副線圈側(cè)的信號(hào)的偏移電平的變化的緣故。為此，最好這樣執(zhí)行串行傳送，即把組成串行信號(hào)的每一二進(jìn)制數(shù)據(jù)變換成為三進(jìn)制數(shù)據(jù)，然后傳送該三進(jìn)制數(shù)據(jù)，三進(jìn)制數(shù)據(jù)的第一種狀態(tài)是電流在變壓器中沿正方向流動(dòng)，第二種狀態(tài)是電流在變壓器中沿負(fù)方向流動(dòng)，第三種狀態(tài)是無電流在變壓器中流動(dòng)。例如，令人滿意的直流平衡可以通過執(zhí)行這樣的控制操作來得到保證，即例如在二進(jìn)制數(shù)據(jù)的值發(fā)生改變時(shí)輸出交替地切換第一和第二狀態(tài)的三進(jìn)制數(shù)據(jù)，而在二進(jìn)制數(shù)據(jù)的值保持不變時(shí)輸出具有第三種狀態(tài)的數(shù)據(jù)。再例如，令人滿意的直流平衡還可以通過執(zhí)行這樣的控制操作來得到保證，即在二進(jìn)制數(shù)據(jù)的值是“0”時(shí)輸出具有第三種狀態(tài)的數(shù)據(jù)，而在二進(jìn)制數(shù)據(jù)的值是“1”時(shí)輸出交替地切換第一和第二種狀態(tài)的數(shù)據(jù)。
可用通過按n比特信息字為單位把信息編碼成為m比特(m＞n)代碼序列來傳送事務(wù)處理傳遞所需的信息的nBmB方案來代替上述三進(jìn)制方案。通過把這些信息字變換成為其中的“1”的數(shù)目與其中的“0”的數(shù)目之比相等的代碼序列、然后傳送這些代碼序列，就能夠確保令人滿意的直流平衡。
第一和第二控制器的每一個(gè)最好包括總線接口裝置和串行傳送裝置，總線接口裝置與第一時(shí)鐘信號(hào)同步地操作，以便與相應(yīng)總線交換事務(wù)處理，該第一時(shí)鐘信號(hào)與第一和第二總線相應(yīng)之一上的設(shè)備所用的時(shí)鐘信號(hào)一樣，串行傳送裝置與第二時(shí)鐘信號(hào)同步地操作，以便通過串行傳輸通路執(zhí)行串行傳送，第二時(shí)鐘信號(hào)與第一時(shí)鐘信號(hào)異步。
由于第一時(shí)鐘信號(hào)是總線時(shí)鐘信號(hào)，所以其頻率要被設(shè)定為由總線規(guī)程確定的標(biāo)準(zhǔn)值。此外，為了省電，可停止總線時(shí)鐘信號(hào)。通過使總線接口裝置的操作與串行傳送裝置的操作異步，就可任意地確定串行傳送性能，不受第一時(shí)鐘信號(hào)的頻率、總線的狀態(tài)等的影響。
第一和第二控制器的總線接口裝置最好異步操作。通過按這種方式在串行傳輸通路的兩端設(shè)定異步時(shí)鐘信號(hào)，就可以不管由串行傳送造成的傳輸延遲而執(zhí)行精確的事務(wù)處理傳送。
串行傳輸通路的特征在于包括一全雙工信道，該全雙工信道包括至少一對(duì)其信號(hào)傳輸方向彼此相反的不定向串行傳輸通路，每條不定向串行傳輸通路包括用來串行地傳送命令、地址和數(shù)據(jù)的串行數(shù)據(jù)線以及用來傳送相應(yīng)時(shí)鐘信號(hào)的時(shí)鐘信號(hào)線。利用這一結(jié)構(gòu)，就能夠用串行傳輸通路實(shí)現(xiàn)全雙工信道。此外，與把時(shí)鐘信息嵌入數(shù)據(jù)的情形相比，通過提供獨(dú)立于串行數(shù)據(jù)線的時(shí)鐘信號(hào)線，能夠?qū)崿F(xiàn)足夠高速的串行傳送。
本發(fā)明的其它目的和優(yōu)點(diǎn)將在以下的描述中得到說明，一些目的和優(yōu)點(diǎn)根據(jù)描述將是顯而易見的，而另一些目的和優(yōu)點(diǎn)可通過實(shí)施本發(fā)明得知。利用以下特別指出的一些手段和這些手段的組合可實(shí)現(xiàn)和獲得本發(fā)明的目的和優(yōu)點(diǎn)。
作為說明書一部分的附圖表示了本發(fā)明的當(dāng)前最佳實(shí)施例，并且與以上的概述和以下對(duì)最佳實(shí)施例的詳細(xì)描述一道說明了本發(fā)明的基本原理。


圖1是說明本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)的方框圖2是說明在本實(shí)施例中使用的PCI-PCI橋接器的結(jié)構(gòu)的方框圖；圖3是說明在本實(shí)施例中使用的主PCI串行傳送控制器和輔助PCI串行傳送控制器的內(nèi)部結(jié)構(gòu)的方框圖；圖4是說明在本實(shí)施例中使用的主PCI串行傳送控制器和輔助PCI串行傳送控制器的實(shí)際硬件結(jié)構(gòu)的方框圖；圖5是用來說明在本實(shí)施例中采用的串行傳送方案的方框圖；圖6是用來說明在圖5的串行傳送方案中的輸入和輸出值之間的關(guān)系的圖示；圖7是說明在本實(shí)施例中采用的串行傳送方案的第一個(gè)例子的方框圖；圖8A和8B是用來說明在圖7的串行傳送方案中使用的nBmB編碼器／譯碼器的原理的圖示。
以下參看附圖描述本發(fā)明一實(shí)施例。
圖1表示本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)。該計(jì)算機(jī)系統(tǒng)是筆記本型個(gè)人計(jì)算機(jī)(PC)，包括一PC主體100和用于功能擴(kuò)展的一對(duì)接臺(tái)200，在通過電纜把該對(duì)接臺(tái)200與PC主體100連接之后可使用該對(duì)接臺(tái)200。如圖1所示，電纜的信號(hào)線構(gòu)成串行傳送通路300。串行傳送通路300由LVDS(低電壓差分信號(hào)傳送)線、I2C(中間集成電路)總線和其它串行控制信號(hào)線組成。
LVDS線是被用來串行地把PC主體100內(nèi)的PCI總線2連接到對(duì)接臺(tái)200內(nèi)的PCI總線4的串行傳輸通路?？偩€事務(wù)處理通過該串行傳輸通路利用高速比特串行信號(hào)傳送在PC主體100的PCI總線2和對(duì)接臺(tái)200的PCI總線4之間進(jìn)行交換。
如圖1所示，PC主體100包括處理器總線1、PCI總線2、ISA總線3、CPU11、主機(jī)PCI橋接器12、主存儲(chǔ)器13、顯示控制器14、主PCI串行傳送控制器15、PCI-ISA橋接器16、I／O控制器17、各種ISA設(shè)備18、EC(嵌入控制器)19、各種其它控制器20等。
CPU 11控制本PC系統(tǒng)的整個(gè)操作，執(zhí)行操作系統(tǒng)、系統(tǒng)BIOS以及被裝入主存儲(chǔ)器13的各種其它程序。主機(jī)PCI橋接器12是用來雙向地連接處理器總線1至主PCI總線2的橋接單元。主機(jī)PCI橋接器12內(nèi)含對(duì)主存儲(chǔ)器13進(jìn)行存取控制的的存儲(chǔ)器控制邏輯和用來與顯示控制器14連接的AGP(加速圖形端口)的控制邏輯。主機(jī)PCI橋接器12可起主PCI總線2的總線主控制器的作用。主存儲(chǔ)器13存儲(chǔ)例如操作系統(tǒng)、待處理的應(yīng)用程序／實(shí)用程序、以及由應(yīng)用程序產(chǎn)生的用戶數(shù)據(jù)等。
主PCI串行傳送控制器15與在對(duì)接臺(tái)200內(nèi)的輔助PCI串行傳送控制器35協(xié)同操作，在邏輯上構(gòu)成了一個(gè)PCI-PCI橋接單元。該P(yáng)CI-PCI橋接單元起雙向地連接PCI主體100內(nèi)的PCI總線2至對(duì)接臺(tái)200內(nèi)的PCI總線4的作用。該P(yáng)CI-PCI橋接單元允許PCI總線2上的設(shè)備存取PCI總線4上的設(shè)備，反之亦然。從PCI-PCI橋接單元的觀點(diǎn)來看靠近主機(jī)一側(cè)的PCI總線2起PCI-PCI橋接單元的主PCI總線的作用，而遠(yuǎn)離主機(jī)一側(cè)的PCI總線4起PCI-PCI橋接單元的輔助PCI總線的作用。因此，在本實(shí)施例中，連接主PCI總線2至輔助PCI總線4的PCI-PCI橋接單元被分成兩個(gè)實(shí)際上獨(dú)立的控制器(主PCI串行傳送控制器15和輔助PCI串行傳送控制器35)，這兩個(gè)控制器同LVDS線彼此連接，這樣就實(shí)現(xiàn)了PCI串行接口。
PCI-ISA橋接器16是用來把PCI總線2連接到ISA總線3的橋接器。各種ISA設(shè)備18與ISA總線3連接。I／O控制器17是起PCI總線2的總線主控或?qū)ο笞饔玫脑O(shè)備。諸如PC卡控制器、IDE(集中驅(qū)動(dòng)電子設(shè)備)控制器和聲音控制器這樣的設(shè)備被作為I／O控制器17連接到PCI總線2。
EC(嵌入控制器)19控制PC主體100的電壓管理，還通過與在對(duì)接站200內(nèi)的DSC(對(duì)接站控制器)36進(jìn)行通信來控制對(duì)接站200的對(duì)接/非對(duì)接順序。
如圖1所示，對(duì)接站200包含PCI總線4、網(wǎng)絡(luò)接口控制器31、PC卡控制器32、IDE控制器33、PCI插槽34、輔助PCI串行傳送控制器35、DSC(對(duì)接站控制器)36、其它控制器37等。
網(wǎng)絡(luò)接口控制器31執(zhí)行與LAN連接的通信控制，起PCI總線4的總線主控或?qū)ο蟮淖饔谩C卡控制器32控制插入PC卡插槽內(nèi)的、符合PCMCIA(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國際聯(lián)合會(huì))／CardBus規(guī)程的PC卡。PC卡控制器32還起PCI總線4的總線主控或?qū)ο蟮淖饔谩DE控制器33控制安裝在對(duì)接站200內(nèi)的諸如硬盤驅(qū)動(dòng)器和CD-ROM驅(qū)動(dòng)器這樣的IDE設(shè)備，起PCI總線4的總線主控或?qū)ο蟮淖饔?。各種PCI擴(kuò)展卡都可插入PCI插槽34之中。
一旦把PC主體100連接到對(duì)接站200，則這些PCI設(shè)備、如網(wǎng)絡(luò)接口控制器31、PC卡控制器32、IDE控制器33以及PCI插槽34中的PCI擴(kuò)展卡都可被作為PC主體100的硬件資源來使用。
圖2表示主PCI串行傳送控制器15和輔助PCI串行傳送控制器35的功能結(jié)構(gòu)。
如上所述，雖然主PCI串行傳送控制器15和輔助PCI串行控制器35是實(shí)際上獨(dú)立的LSI，但它們?cè)谶壿嬌掀鹨粋€(gè)PCI-PCI橋接器的作用。由于這一原因，連接主PCI串行傳送控制器15至輔助PCI串行傳送控制器35的LVDS線只是在PCI-PCI橋接器內(nèi)的本地內(nèi)部布線，不會(huì)被軟件所識(shí)別。這意味著沒有不必要的資源被分配給串行傳輸通路，由于主PCI串行傳送控制器15和輔助PCI串行傳送控制器35共享由一個(gè)IDSEL信號(hào)指定的配置地址空間，所以它們被軟件識(shí)別為一個(gè)設(shè)備。由于兩個(gè)控制器、即主PCI串行傳送控制器15和輔助PCI串行傳送控制器35被識(shí)別為一個(gè)設(shè)備，所以只有主PCI串行傳送控制器15可以具有設(shè)備識(shí)別信息。
主PCI串行傳送控制器15和輔助PCI串行傳送控制器35的每一個(gè)由PCI接口部分和串行傳送接口部分組成。
在主PCI串行傳送控制器15中，PCI接口部分與主PCI總線2交換總線事務(wù)處理。在輔助PCI串行傳送控制器35中，PCI接口部分與輔助PCI總線4交換總線事務(wù)處理。PCI接口部分利用分別設(shè)置在主PCI串行傳送控制器15和輔助PCI串行傳送控制器35內(nèi)的串行傳送接口部分之間的串行數(shù)據(jù)傳送彼此交換事務(wù)處理。
PCI總線是包含寬度為多個(gè)比特的地址／數(shù)據(jù)線等的并行傳輸通路。PCI總線上的總線事務(wù)處理主要由用來輸出命令和地址的地址周期和在該地址周期之后的一個(gè)或多個(gè)數(shù)據(jù)傳送周期組成。因此，如果各個(gè)PCI接口部分利用各自串行傳送接口部分之間的串行傳送在相應(yīng)PCI總線之間交換命令、地址和數(shù)據(jù)，則事務(wù)處理就可從主PCI總線2傳送至輔助PCI總線4，反之亦然。
一旦出現(xiàn)從主PCI總線2的總線主控至輔助PCI總線4上的設(shè)備的事務(wù)處理，主PCI串行傳送控制器15就變成正在主PCI總線2上被執(zhí)行的事務(wù)處理的對(duì)象，而輔助PCI串行傳送控制器35則變成將要在輔助PCI總線4上被執(zhí)行的事務(wù)處理的發(fā)起者(總線主控)。一旦出現(xiàn)從輔助PCI總線4的總線主控至主PCI總線2上的設(shè)備的事務(wù)處理，輔助PCI串行傳送控制器35就變成正在輔助PCI總線4上被執(zhí)行的事務(wù)處理的對(duì)象，而主PCI串行傳送控制器15則變成將要在主PCI總線2上被執(zhí)行的事務(wù)處理的發(fā)起者。注意，如果輔助PCI總線4上無總線主控設(shè)備，則只有前一種情況是真的。
如圖2所示，配置寄存器150和350分別設(shè)置在主PCI串行傳送控制器15和輔助PCI串行傳送控制器35的PCI接口部分內(nèi)。配置寄存器150和350的每一個(gè)包括符合PCI規(guī)程的的寄存器組。在這些寄存器中設(shè)定了相同的環(huán)境設(shè)定信息。
環(huán)境設(shè)定信息包括上述設(shè)備識(shí)別信息、指定諸如設(shè)備將要使用的存儲(chǔ)地址空間和I／O地址空間這樣的硬件資源的設(shè)備控制信息和表示設(shè)備的當(dāng)前狀態(tài)的設(shè)備狀態(tài)信息等。
設(shè)備識(shí)別信息被用來識(shí)別設(shè)備的類型，由例如設(shè)備ID、銷售商ID、修訂版ID、標(biāo)題類型(header type)和類別碼組成。設(shè)備識(shí)別信息是只讀信息。相同的設(shè)備識(shí)別信息被寫入配置寄存器150和350中。顯然，只需在靠近CPU 11的主PCI串行傳送控制器15一側(cè)準(zhǔn)備這種只讀設(shè)備識(shí)別信息，不需要在輔助PCI串行傳送控制器35一側(cè)準(zhǔn)備準(zhǔn)備這種設(shè)備識(shí)別信息。這是因?yàn)樵谂渲秒A段，CPU11只存取主PCI串行傳送控制器15，并通過從主PCI串行傳送控制器15中讀取設(shè)備識(shí)別信息來識(shí)別在PCI總線2和PCI總線4之間的PCI-PCI橋接器的存在。
配置寄存器用來保持為PCI設(shè)備確定操作環(huán)境的環(huán)境設(shè)定信息。每一PCI設(shè)備總是具有一個(gè)配置寄存器。由于主PCI串行傳送控制器15和輔助PCI串行傳送控制器35作為一個(gè)PCI設(shè)備(PCI-PCI橋接器)來操作，所以如上所述，控制器15和35實(shí)際上可共享一個(gè)配置寄存器。但是，如果以這樣的方式只在一個(gè)控制器中設(shè)置了配置寄存器，則對(duì)于每一次事務(wù)處理，沒有配置寄存器的另一個(gè)控制器就必須通過串行傳輸通路讀取在那臺(tái)控制器中的配置寄存器。這會(huì)造成系統(tǒng)性能的降低。由于在本實(shí)施例中分別在兩臺(tái)控制器15和35中都設(shè)置了配置寄存器，所以這兩臺(tái)控制器就能夠根據(jù)設(shè)置在各自配置寄存器中的環(huán)境設(shè)定信息進(jìn)行操作。這就實(shí)現(xiàn)了高速操作。在這種情況下，除設(shè)定只讀設(shè)備識(shí)別信息的寄存器外，這兩臺(tái)控制器15和35的每一臺(tái)還包括最大寄存器組(設(shè)定設(shè)備控制信息的寄存器組，設(shè)定表示設(shè)備的當(dāng)前狀態(tài)的設(shè)備狀態(tài)信息的寄存器組等)。
配置寄存器150和350內(nèi)容的等同是通過自動(dòng)地執(zhí)行以下在主PCI串行傳送控制器15和輔助PCI串行傳送控制器35之間的復(fù)制操作來實(shí)現(xiàn)的。當(dāng)CPU 11執(zhí)行寫事務(wù)處理(配置寫周期)來在配置寄存器150中寫入數(shù)據(jù)時(shí)，就自動(dòng)地執(zhí)行從配置寄存器150至配置寄存器350的復(fù)制操作。然后，向CPU 11返回表示寫結(jié)束的狀態(tài)。這就可使配置寄存器150和350的內(nèi)容總是相同。兩臺(tái)PCI串行傳送控制器的內(nèi)部結(jié)構(gòu)。
以下參看圖3從邏輯協(xié)議分級(jí)結(jié)構(gòu)的角度描述主PCI串行傳送控制器15和輔助PCI串行傳送控制器35的內(nèi)部結(jié)構(gòu)。
如圖3所示，主PCI串行傳送控制器15包括總線事務(wù)處理緩沖器201、總線周期控制器202、塊傳送緩沖器203、字緩沖器204、串／并變換器205以及LVDS傳輸／接收部分206。
總線事務(wù)處理緩沖器201和總線周期控制器202相應(yīng)于上述PCI接口部分。塊傳送緩沖器203、字緩沖器204、串／并變換器205以及LVDS傳輸／接收部分206相應(yīng)于上述串行傳送接口部分。
同樣，如圖3所示，輔助PCI串行傳送控制器35包括總線事務(wù)處理緩沖器301、總線周期控制器302、塊傳送緩沖器303、字緩沖器304、串／并變換器305以及LVDS傳輸／接收部分306?？偩€事務(wù)處理緩沖器301和總線周期控制器302相應(yīng)于上述PCI接口部分。塊傳送緩沖器303、字緩沖器304、串／并變換器305以及LVDS傳輸／接收部分306相應(yīng)于上述串行傳送接口部分。
圖3的右端表示在本實(shí)施例中用來實(shí)現(xiàn)PCI串行接口的協(xié)議分級(jí)結(jié)構(gòu)。頂層是PCI總線事務(wù)處理層，接著是PCI總線周期層，用來控制實(shí)際執(zhí)行事務(wù)處理所需的總線周期。
由在總線周期層之上的、包括左及右半部的部分組成的部分、即由總線事務(wù)處理緩沖器201和301以及總線周期控制器202和302組成的部分對(duì)應(yīng)于通常的PCI-PCI橋接器。
圖3下半部所示各層對(duì)應(yīng)于在主PCI串行傳送控制器15和輔助PCI串行傳送控制器35之間執(zhí)行串行通信的部分。
上半部所示各層按照PCI總線協(xié)議來設(shè)計(jì)，而下半部所示各層最好設(shè)計(jì)成能可靠地將在PCI總線上傳送的數(shù)據(jù)傳送給其它方。不需要考慮待傳送的每一數(shù)據(jù)塊對(duì)于PCI總線的意義。如果恰當(dāng)?shù)亟o每一數(shù)據(jù)塊指定適合于以塊形式傳送的一組數(shù)據(jù)對(duì)于PCI總線的意義的傳送特性以及如果這些傳送特性可得到實(shí)現(xiàn)，就足夠了。就是說，可以使用類似于通信領(lǐng)域中的分組通信的概念。
于是，圖3中的“字”相應(yīng)于定長包，而“塊”是包括一個(gè)控制字和0至10個(gè)數(shù)據(jù)字的傳送單元。
以下將說明各緩沖器的意義。
如下所述，總線事務(wù)處理緩沖器201和301是把PCI總線周期作為事務(wù)處理進(jìn)行管理的緩沖器，介于PCI總線周期和塊傳送之間。雖然隨著事務(wù)處理類型的不同可有很小的改變，但以下是組成事務(wù)處理的一些信息·地址·命令·寫數(shù)據(jù)(寫事務(wù)處理)·字節(jié)允許·結(jié)束狀態(tài)·讀數(shù)據(jù)(讀事務(wù)處理)這些信息被保持在總線事務(wù)處理緩沖器201和301內(nèi)。
塊傳送緩沖器(BLOCK)203和303是用來完全在兩個(gè)串行控制器15和35之間傳送稱作塊的變長數(shù)據(jù)的暫時(shí)信息存儲(chǔ)設(shè)備。如上所述，塊長度是可變的。每塊基本上由這樣一些信息、如地址、數(shù)據(jù)、命令和字節(jié)允許所組成。組成了一個(gè)事務(wù)處理。
字緩沖器(WORD)204和304是用來在兩個(gè)串行控制器15和35之間逐個(gè)地傳送稱作字的定長數(shù)據(jù)的暫時(shí)信息存儲(chǔ)設(shè)備。字包括控制和數(shù)據(jù)字。每塊的主要部分(PCI事務(wù)處理信息地址、命令、數(shù)據(jù)、字節(jié)允許等)作為數(shù)據(jù)字進(jìn)行交換，其余部分作為控制字進(jìn)行交換。
串／并變換器205和305以字為單位執(zhí)行并／串變換和串／并變換。LVDS傳輸／接收部分206和306通過LVDS線執(zhí)行實(shí)際的串行數(shù)據(jù)傳送。兩個(gè)PCI串行傳送控制器的硬件結(jié)構(gòu)參看圖4描述兩個(gè)PCI串行傳送控制器的詳細(xì)硬件結(jié)構(gòu)。
兩個(gè)PCI串行傳送控制器15和35之間的LVDS線由從PCI串行傳送控制器15至PCI串行傳送控制器35的單向線和從PCI串行傳送控制器35至PCI串行傳送控制器15的單向線組成?？傮w上起到全雙工信道的作用。每條單向線具有作為串行傳送組成事務(wù)處理的信息的數(shù)據(jù)線的差分信號(hào)線對(duì)(LV DATA)，以及具有作為串行傳送串行時(shí)鐘信號(hào)的時(shí)鐘信號(hào)線的差分信號(hào)線對(duì)(LV CLK)。利用這樣的結(jié)構(gòu)，數(shù)據(jù)和時(shí)鐘信號(hào)就能夠通過這些差分信號(hào)線同時(shí)被傳送。與時(shí)鐘信號(hào)被嵌入數(shù)據(jù)之中的情形相比，這就能夠足夠快速地執(zhí)行串行傳送。
由于實(shí)際串行比特時(shí)鐘速度有上限，所以實(shí)現(xiàn)能夠令人滿意地適應(yīng)PCI總線的數(shù)據(jù)傳送速度的串行傳送通路速度會(huì)有困難。這種問題可通過把每條單向線的數(shù)據(jù)線的數(shù)目與時(shí)鐘信號(hào)線的數(shù)目的比值設(shè)定為2∶1以及分別對(duì)于上行傳送和下行傳送都把串行傳送通路的數(shù)據(jù)線的數(shù)目設(shè)定為2來有效地得到解決。
以下是使用多條數(shù)據(jù)信號(hào)線所能夠獲得的另一個(gè)好處。由于本實(shí)施例的串行傳送通路使用專用時(shí)鐘信號(hào)線，所以實(shí)際上存在不直接傳送信息的附加信號(hào)線。實(shí)際額外開銷率變成普通串行總線的額外開銷率的二分之一。如果對(duì)于一條時(shí)鐘信號(hào)線使用兩條數(shù)據(jù)信號(hào)線，則額外開銷率變成三分之一。但是，隨著數(shù)據(jù)信號(hào)線數(shù)目的增大，難于為時(shí)鐘信號(hào)線電路和數(shù)據(jù)信號(hào)線電路都設(shè)定同樣的實(shí)現(xiàn)條件，并且偏移寬度會(huì)增大。因此把每條時(shí)鐘線的信號(hào)線數(shù)目設(shè)定為4或小于4是合適的。主PCI串行傳送控制器15如圖4所示，主PCI串行傳送控制器15包括PCI接口部分151、傳輸緩沖器152、并／串變換電路153、PLL(鎖相環(huán))電路154、差分輸出緩沖器155和156、異步握手電路157、差分輸入電路158和159、串／并變換電路160、接收緩沖器161、PLL電路162以及異步握手電路163。
PCI接口部分151相應(yīng)于上述總線事務(wù)處理緩沖器201和總線周期控制器202，象主PCI總線2上的其它PCI設(shè)備一樣與PCI時(shí)鐘信號(hào)#1同步地運(yùn)行。PCI總線時(shí)鐘信號(hào)#1是為主PCI總線2上的全部PCI設(shè)備所共用的總線時(shí)鐘信號(hào)。
傳輸緩沖器152、并／串變換電路153、PLL電路154、以及差分輸出緩沖器155和156起用于傳輸?shù)拇袀魉徒涌诓糠值淖饔?。該串行傳送接口部分與并行傳輸時(shí)鐘信號(hào)#1同步地運(yùn)行，并行傳輸時(shí)鐘信號(hào)#1與PCI時(shí)鐘信號(hào)#1異步。
從并行傳輸時(shí)鐘信號(hào)#1獲得兩個(gè)高速串行時(shí)鐘信號(hào)。第一串行傳輸時(shí)鐘的頻率高于并行傳輸時(shí)鐘信號(hào)#1的頻率。第二串行傳輸時(shí)鐘的頻率與并行傳輸時(shí)鐘信號(hào)#1的一樣。 PLL電路154通過倍頻并行傳輸時(shí)鐘信號(hào)#1產(chǎn)生第一串行傳輸時(shí)鐘。在本實(shí)施例中，PLL電路154通過將并行傳輸時(shí)鐘信號(hào)#1的頻率乘以9來產(chǎn)生第一串行傳輸時(shí)鐘。PLL電路154把第一串行傳輸時(shí)鐘傳送給并／串變換電路153。PLL電路154通過分頻第一串行傳輸時(shí)鐘產(chǎn)生第二串行傳輸時(shí)鐘，以便匹配它們的相位。在本實(shí)施例中，PLL電路154將第一串行傳輸時(shí)鐘的頻率除以9來產(chǎn)生第二串行傳輸時(shí)鐘。PLL電路把第二串行傳輸時(shí)鐘傳送給差分輸出緩沖器156。
傳輸緩沖器152如上所述包括塊傳送緩沖器(BB)和字緩沖器(WB)。在該緩沖器中存儲(chǔ)了用于傳送事務(wù)處理的信息。并／串變換電路153與PLL電路154產(chǎn)生的第一串行傳輸時(shí)鐘信號(hào)同步地運(yùn)行，把在字緩沖器(WB)中準(zhǔn)備的并行數(shù)據(jù)變換成串行數(shù)據(jù)，并將其輸出給差分輸出緩沖器155。差分輸出緩沖器155是用來驅(qū)動(dòng)用于數(shù)據(jù)傳輸?shù)牟罘中盘?hào)線對(duì)(LV DATA)的驅(qū)動(dòng)器。該緩沖器通過用于數(shù)據(jù)傳輸?shù)牟罘中盘?hào)線對(duì)(LV DATA)把并／串變換電路153產(chǎn)生的串行數(shù)據(jù)傳送給輔助PCI串行傳送控制器35。差分輸出緩沖器156是用來驅(qū)動(dòng)差分信號(hào)線對(duì)(LV CLK)傳送第二串行傳輸時(shí)鐘信號(hào)的驅(qū)動(dòng)器。與差分輸出緩沖器155的串行數(shù)據(jù)傳送同時(shí)，差分輸出緩沖器156通過差分信號(hào)線對(duì)(LV CLK)把相應(yīng)的第二串行傳輸時(shí)鐘信號(hào)傳送給輔助PCI串行傳送控制器35。
如上所述，用于傳輸?shù)拇袀魉徒涌诓糠直辉O(shè)計(jì)成與PCI接口部分151異步地進(jìn)行操作。異步握手電路157通過握手在如此地以不同的時(shí)鐘信號(hào)進(jìn)行操作的各個(gè)部分之間起接口的作用。具體來說，異步握手電路157被分別設(shè)置在PCI接口部分151的總線事務(wù)處理緩沖器201側(cè)和在傳輸緩沖器152內(nèi)的塊傳送緩沖器203側(cè)。一旦從總線事務(wù)處理緩沖器201接收到傳輸請(qǐng)求，異步握手電路157就從塊傳送緩沖器203向總線事務(wù)處理緩沖器201返回表示被請(qǐng)求傳輸已被存儲(chǔ)在塊傳送緩沖器內(nèi)的存儲(chǔ)結(jié)束的結(jié)束通知?？偩€事務(wù)處理緩沖器201在其接收到該結(jié)束通知之前不會(huì)發(fā)出下一個(gè)傳輸請(qǐng)求。
差分輸入緩沖器158和159、串／并變換電路160、接收緩沖器161和PLL電路162起接收串行接口部分的作用。差分輸入緩沖器158是用來從差分信號(hào)線對(duì)(LV DATA)接收數(shù)據(jù)的接收器。該緩沖器把接收的串行數(shù)據(jù)傳送給串／并變換電路160。與差分輸入緩沖器158對(duì)串行數(shù)據(jù)的這一接收同時(shí)，差分輸入緩沖器159通過用于時(shí)鐘傳輸?shù)牟罘中盘?hào)線對(duì)(LV CLK)接收第四串行傳輸時(shí)鐘信號(hào)，并將接收的第四串行傳輸時(shí)鐘信號(hào)傳送給PLL電路162。
PLL電路162根據(jù)差分輸入緩沖器159接收的第四串行傳輸時(shí)鐘信號(hào)，在輔助PCI串行傳送控制器35側(cè)再生時(shí)鐘信號(hào)(并行傳輸時(shí)鐘信號(hào)#2和第三串行傳輸時(shí)鐘信號(hào))。以下將說明并行傳輸時(shí)鐘信號(hào)#2、第三串行傳輸時(shí)鐘和第四串行傳輸時(shí)鐘。PLL電路162通過倍頻第四串行傳輸時(shí)鐘再生第三串行傳輸時(shí)鐘。在本實(shí)施例中，PLL電路162將第四串行傳輸時(shí)鐘的頻率乘以9來產(chǎn)生第三串行傳輸時(shí)鐘。PLL電路162把第三串行傳輸時(shí)鐘傳送給串／并變換電路160。PLL電路162通過分頻第三串行傳輸時(shí)鐘產(chǎn)生并行傳輸時(shí)鐘信號(hào)#2。在本實(shí)施例中，PLL電路162將第三串行傳輸時(shí)鐘的頻率除以9來產(chǎn)生并行傳輸時(shí)鐘信號(hào)#2。PLL電路162把該并行傳輸時(shí)鐘信號(hào)#2傳送給接收緩沖器161。
串／并變換電路160利用再生的第三串行傳輸時(shí)鐘信號(hào)進(jìn)行操作，把差分輸入緩沖器158接收的串行數(shù)據(jù)變換為并行數(shù)據(jù)，并將其寫入接收緩沖器161。接收緩沖器161相應(yīng)于上述字緩沖器(WB)和塊緩沖器(BB)，利用再生的并行傳輸時(shí)鐘信號(hào)#2進(jìn)行操作。
利用異步握手電路163通過握手在接收緩沖器161的塊傳送緩沖器和PCI接口部分151的總線事務(wù)處理緩沖器之間異步地交換信息。輔助PCI串行傳送控制器35如圖4所示，輔助PCI串行傳送控制器35包括PCI接口部分351、傳輸緩沖器352、并／串變換電路353、PLL電路354、差分輸出緩沖器355和356、異步握手電路357、差分輸入電路358和359、串／并變換電路360、接收緩沖器361、PLL電路362以及異步握手電路363。
PCI接口部分351相應(yīng)于上述總線事務(wù)處理緩沖器301和總線周期控制器302，象輔助PCI總線4上的其它PCI設(shè)備一樣與PCI時(shí)鐘信號(hào)#2同步地運(yùn)行。PCI總線時(shí)鐘信號(hào)#2是為輔助PCI總線4上的全部PCI設(shè)備所共用的總線時(shí)鐘信號(hào)。
在本實(shí)施例中，PCI時(shí)鐘信號(hào)#1和#2由獨(dú)立的時(shí)鐘信號(hào)振蕩器產(chǎn)生。PCI時(shí)鐘信號(hào)#1和#2的頻率一樣，但實(shí)際上是異步的。因此，主PCI串行傳送控制器15的PCI接口部分151的操作與輔助PCI串行傳送控制器35的PCI接口部分351的操作異步。通過利用在如此地組成一個(gè)橋接器的兩個(gè)控制器15和35之間的異步PCI時(shí)鐘信號(hào)，在串行傳輸通路兩端的PCI接口部分就能夠異步地進(jìn)行操作。這就能夠不管因串行傳送所造成的傳輸延遲而執(zhí)行精確的事務(wù)處理傳送。
傳輸緩沖器352、并／串變換電路353、PLL電路354、以及差分輸出緩沖器355和356起用于傳輸?shù)拇袀魉徒涌诓糠值淖饔?。該串行傳送接口部分與并行傳輸時(shí)鐘信號(hào)#2同步地運(yùn)行，并行傳輸時(shí)鐘信號(hào)#2與PCI時(shí)鐘信號(hào)#2異步。
從并行傳輸時(shí)鐘信號(hào)#2獲得兩個(gè)高速串行時(shí)鐘信號(hào)。第三串行傳輸時(shí)鐘的頻率高于并行傳輸時(shí)鐘信號(hào)#2的頻率。第四串行傳輸時(shí)鐘的頻率與并行傳輸時(shí)鐘信號(hào)#2的一樣。PLL電路354通過倍頻并行傳輸時(shí)鐘信號(hào)#2產(chǎn)生第三串行傳輸時(shí)鐘。在本實(shí)施例中，PLL電路354通過將并行傳輸時(shí)鐘信號(hào)#2的頻率乘以9來產(chǎn)生第一串行傳輸時(shí)鐘。PLL電路354把第一串行傳輸時(shí)鐘傳送給并／串變換電路353。PLL電路354通過分頻第三串行傳輸時(shí)鐘產(chǎn)生第四串行傳輸時(shí)鐘，以便匹配它們的相位。在本實(shí)施例中，PLL電路354將第三串行傳輸時(shí)鐘的頻率除以9來產(chǎn)生第四串行傳輸時(shí)鐘。PLL電路354把第四串行傳輸時(shí)鐘傳送給差分輸出緩沖器356。并行傳輸時(shí)鐘信號(hào)#1和#2由獨(dú)立時(shí)鐘信號(hào)振蕩器產(chǎn)生。并行傳輸時(shí)鐘信號(hào)#1和#2的頻率相同，但實(shí)際上是異步的。
傳輸緩沖器352包括上述塊傳送緩沖器(BB)和字緩沖器(WB)。在該緩沖器中存儲(chǔ)了用于傳送事務(wù)處理的信息。并／串變換電路353與PLL電路354產(chǎn)生的第三串行傳輸時(shí)鐘信號(hào)同步地運(yùn)行，把在字緩沖器(WB)中準(zhǔn)備的并行數(shù)據(jù)變換成串行數(shù)據(jù)，并將其輸出給差分輸出緩沖器355。
差分輸出緩沖器355是用來驅(qū)動(dòng)用于數(shù)據(jù)傳輸?shù)牟罘中盘?hào)線對(duì)(LV DATA)的驅(qū)動(dòng)器。該緩沖器通過用于數(shù)據(jù)傳輸?shù)牟罘中盘?hào)線對(duì)(LV DATA)把并／串變換電路353產(chǎn)生的串行數(shù)據(jù)傳送給主PCI串行傳送控制器15。與差分輸出緩沖器355對(duì)串行數(shù)據(jù)的這一傳送同時(shí)，差分輸出緩沖器356通過差分信號(hào)線對(duì)(LV CLK)把相應(yīng)于第四串行傳輸時(shí)鐘信號(hào)的時(shí)鐘信號(hào)傳送給主PCI串行傳送控制器15。
異步握手電路357通過握手在如此地以不同的時(shí)鐘信號(hào)進(jìn)行操作的各個(gè)部分之間起接口的作用。具體來說，異步握手電路357被分別設(shè)置在PCI接口部分351的總線事務(wù)處理緩沖器301側(cè)和在傳輸緩沖器352內(nèi)的塊傳送緩沖器303側(cè)。一旦從總線事務(wù)處理緩沖器301接收到傳輸請(qǐng)求，異步握手電路357就從塊傳送緩沖器303向總線事務(wù)處理緩沖器301返回表示被請(qǐng)求傳輸已被存儲(chǔ)在塊傳送緩沖器303內(nèi)的存儲(chǔ)結(jié)束的結(jié)束通知?？偩€事務(wù)處理緩沖器301在其接收到該結(jié)束通知之前不會(huì)發(fā)出下一個(gè)傳輸請(qǐng)求。
差分輸入緩沖器358和359、串／并變換電路360、接收緩沖器361和PLL電路362起接收串行接口部分的作用。差分輸入緩沖器358通過差分信號(hào)線對(duì)(LV DATA)接收串行數(shù)據(jù)，并把接收的串行數(shù)據(jù)傳送給串／并變換電路360。與差分輸入緩沖器358對(duì)串行數(shù)據(jù)的這一接收同時(shí)，差分輸入緩沖器359通過用于時(shí)鐘傳輸?shù)牟罘中盘?hào)線對(duì)(LV CLK)接收第二串行傳輸時(shí)鐘信號(hào)，并將接收的第二串行傳輸時(shí)鐘信號(hào)傳送給PLL電路362。
PLL電路362根據(jù)差分輸入緩沖器359接收的第二串行傳輸時(shí)鐘信號(hào)，在主PCI串行傳送控制器15側(cè)再生時(shí)鐘信號(hào)(并行傳輸時(shí)鐘信號(hào)#1和第一串行傳輸時(shí)鐘信號(hào))。PLL電路362通過倍頻第二串行傳輸時(shí)鐘再生第一串行傳輸時(shí)鐘。在本實(shí)施例中，PLL電路362將第二串行傳輸時(shí)鐘的頻率乘以9來產(chǎn)生第一串行傳輸時(shí)鐘。PLL電路362把第一串行傳輸時(shí)鐘傳送給串／并變換電路360。PLL電路362通過分頻第一串行傳輸時(shí)鐘產(chǎn)生并行傳輸時(shí)鐘信號(hào)#1。在本實(shí)施例中，PLL電路362將第一串行傳輸時(shí)鐘的頻率除以9來產(chǎn)生并行輸時(shí)鐘信號(hào)#1。PLL電路362把該并行傳輸時(shí)鐘信號(hào)#1傳送給接收緩沖器361。
串／并變換電路360利用再生的第一串行傳輸時(shí)鐘信號(hào)進(jìn)行操作，把差分輸入緩沖器358接收的串行數(shù)據(jù)變換為并行數(shù)據(jù)，并將其寫入接收緩沖器361。接收緩沖器363相應(yīng)于上述字緩沖器(WB)和塊緩沖器(BB)，利用再生的并行傳輸時(shí)鐘信號(hào)#1進(jìn)行操作。利用異步握手電路363在接收緩沖器363的塊傳送緩沖器和PCI接口部分353的總線事務(wù)處理緩沖器之間異步地交換信息。串行傳送方案1現(xiàn)在描述利用LVDS線的實(shí)際串行傳送方案。
圖5表示在由差分信號(hào)線對(duì)組成的串行傳輸通路中插入變壓器時(shí)所采用的硬件結(jié)構(gòu)，這些串行傳輸通路利用偽三態(tài)方案來驅(qū)動(dòng)。以下將只描述相應(yīng)于用于數(shù)據(jù)傳輸?shù)牟罘中盘?hào)線對(duì)(LV DATA)的部分的結(jié)構(gòu)。但是，相同的結(jié)構(gòu)可應(yīng)用于用于時(shí)鐘傳輸?shù)牟罘中盘?hào)線對(duì)(LV DATA)。
如圖5所示，在從PCI串行傳送控制器15至PCI串行傳送控制器35的下行差分信號(hào)線對(duì)(LV DATA)中插入了變壓器(脈沖變壓器)500。由于串行傳送通路300由電纜構(gòu)成。所以，如圖5所示，變壓器500實(shí)際上是設(shè)置在輔助PCI串行傳送控制器35內(nèi)，作為經(jīng)由下行差分信號(hào)線對(duì)(LV DATA)的串行傳送的接收側(cè)。該變壓器500阻斷信號(hào)的直流分量，只傳送交流分量。因此，通過插入變壓器500，就能夠提高對(duì)共模噪聲、如靜電的抗噪聲能力。在插入變壓器500時(shí)必須考慮如下幾點(diǎn)1)為了防止變壓器飽和或被激勵(lì)，必須防止電流連續(xù)沿一個(gè)方向流動(dòng)。
2)要平均沿正和負(fù)方向向變壓器施加電壓的總量。如果沿一個(gè)方向施加電壓過量，則雖然電壓振幅保持不變，但在變壓器次級(jí)一側(cè)產(chǎn)生的電壓波形的電壓電平總體上會(huì)有偏移。
因此，在本實(shí)施例中，在主PCI串行傳送控制器15內(nèi)，在并／串變換電路153和差分輸出緩沖器155之間設(shè)置了偽三態(tài)編碼器501。偽三態(tài)編碼器501是把組成串行數(shù)據(jù)的二進(jìn)制數(shù)據(jù)“1”和“0”變換成三態(tài)值、即+V、-V和零的調(diào)制電路。具體來說，每當(dāng)二進(jìn)制數(shù)據(jù)的值發(fā)生變化，差分輸出緩沖器155就交替地輸出+V和-V。一旦二進(jìn)制數(shù)據(jù)的值保持不變，差分輸出緩沖器155就輸出零。或者，在二進(jìn)制數(shù)據(jù)的值為“0”時(shí)輸出“0”，而在值為“1”時(shí)交替地輸出+V和-V。
在“+V”輸出狀態(tài)下，與差分輸出緩沖器155的正輸出端連接的信號(hào)線處于正電位，而與差分輸出緩沖器155的負(fù)輸出端連接的信號(hào)線處于負(fù)電位。在這種情況下，變壓器500中的電流沿圖5中向下的正方向流動(dòng)。
在“-V”輸出狀態(tài)下，與差分輸出緩沖器155的正輸出端連接的信號(hào)線處于負(fù)電位，而與差分輸出緩沖器155的負(fù)輸出端連接的信號(hào)線處于正電位。在這種情況下，變壓器500中的電流沿圖5中向上的負(fù)方向流動(dòng)。
在“零”輸出狀態(tài)下，與差分輸出緩沖器155的正和負(fù)輸出端連接的信號(hào)線都處于相同的電位，變壓器500中無電流流動(dòng)。
在輔助PCI串行傳送控制器35中，如圖5所示，在變壓器500的次級(jí)并行地設(shè)置了兩個(gè)差分輸入緩沖器358a和358b。這兩個(gè)差分輸入緩沖器358a和358b能夠檢測(cè)三態(tài)值，即+V、-V和零。
圖6表示差分輸出緩沖器155的輸出(OUT)和被差分輸入緩沖器358a和358b檢測(cè)的值(IN1，IN2)之間的關(guān)系。OUT表示電狀態(tài)，而IN1和IN2表示邏輯狀態(tài)。
如果OUT是+V，則差分輸入緩沖器358a和358b都輸出“1”(IN1，IN2=“1”)。如果OUT是-V，則差分輸入緩沖器358a和358b都輸出“0”(IN1，IN2=“0”)。如果OUT是零，則差分輸入緩沖器358a輸出“0”，而差分輸入緩沖器358b輸出“1”(IN1=“0”，IN2=“1”)。IN1和IN2的邏輯值被偽三態(tài)譯碼器502譯碼為二進(jìn)制值。譯碼方法根據(jù)偽三態(tài)編碼器501使用的編碼方法來確定。
在從PCI串行傳送控制器35至PCI串行傳送控制器15的上行差分信號(hào)線對(duì)(LV DATA)中插入了變壓器(脈沖變壓器)600。如在下行差分信號(hào)線對(duì)的情形中那樣，在輔助PCI串行傳送控制器35則的并／串變換電路353和差分輸出緩沖器355之間設(shè)置了偽三態(tài)編碼器601。此外，在主PCI串行傳送控制器15側(cè)，在變壓器600和串／并變換電路160之間設(shè)置了兩個(gè)差分輸入緩沖器158a和158b以及偽三態(tài)譯碼器602。
通過利用這一偽三態(tài)方案進(jìn)行串行變換，就能夠確保令人滿意的直流平衡。這樣就能夠解決變壓器的磁飽和問題和在變壓器次級(jí)的信號(hào)的偏移電平的偏移的問題。串行傳送方案2圖7表示不用偽三態(tài)方案而是利用通過以n比特信息字為單位把信息編碼成為m比特(m＞n)代碼序列來傳送事務(wù)處理傳送所需的信息的nBmB方案的結(jié)構(gòu)。
如圖7所示，在從PCI串行傳送控制器15至PCI串行傳送控制器35的下行差分信號(hào)線對(duì)(LV DATA)中插入變壓器(脈沖變壓器)700。由于串行傳送通路300由電纜構(gòu)成。所以如圖5所示，變壓器700設(shè)置在作為接收側(cè)的輔助PCI串行傳送控制器35內(nèi)。
在主PCI串行傳送控制器15內(nèi)，nBmB編碼器701與并／串變換電路153的輸入端連接。在輔助PCI串行傳送控制器35內(nèi)，nBmB譯碼器702與串／并變換電路360的輸出端連接。
nBmB編碼器701把由(n-1)比特信息和1比特校驗(yàn)位組成的n比特信息變換為m比特代碼序列。這種變換是通過把由n比特?cái)?shù)據(jù)表示的512個(gè)數(shù)據(jù)的每一個(gè)分配給預(yù)先選自由m比特代碼序列表示的1024個(gè)數(shù)據(jù)中的512個(gè)數(shù)據(jù)中的相應(yīng)一個(gè)來實(shí)現(xiàn)的。具體來說，如圖8A所示，可以例如利用根據(jù)n比特輸入值輸出m比特?cái)?shù)據(jù)的表來進(jìn)行變換。通過使用由m比特代碼序列表示的1024個(gè)數(shù)據(jù)中的那些“1”的個(gè)數(shù)與“0”的個(gè)數(shù)之比幾乎相等的數(shù)據(jù)就能夠確保令人滿意的直流平衡。串行傳送的m比特代碼序列被圖8B中的nBmB譯碼器702譯碼為原來的n比特信息字。
在從PCI串行傳送控制器35至PCI串行傳送控制器15的上行差分信號(hào)線對(duì)(LV DATA)中插入變壓器(脈沖變壓器)800。如在下行差分信號(hào)線對(duì)的情形中那樣，nBmB編碼器801設(shè)置在輔助PCI串行傳送控制器35側(cè)，nBmB譯碼器802設(shè)置在主PCI串行傳送控制器15側(cè)。
可以分別把8B10B編碼器和8B10B譯碼器作為nBmB編碼器和nBmB譯碼器。應(yīng)用本實(shí)施例的上述PCI串行接口機(jī)制可被用作兩個(gè)對(duì)接臺(tái)之間的總線連接，也可被用作PC主體100和對(duì)接臺(tái)200之間的總線連接。如果例如兩個(gè)對(duì)接臺(tái)可被級(jí)聯(lián)至PC主體，則這一機(jī)制就可被用作第一對(duì)接臺(tái)和第二對(duì)接臺(tái)之間的總線連接。此外，如果兩臺(tái)PC主體通過總線連接。則這兩臺(tái)PC不需要諸如LAN這樣的網(wǎng)絡(luò)的媒介就能夠共享資源。在這兩種情況下，由于串行傳輸通路可以用電纜來實(shí)現(xiàn)，所示可容易地?cái)U(kuò)展功能。
在本實(shí)施例中，上下行傳輸通路是對(duì)稱(等同)的。但是，根據(jù)系統(tǒng)設(shè)計(jì)的不同，兩條傳輸通路最好可在同步／異步、總線的數(shù)據(jù)寬度、總線協(xié)議、電接口等方面是不同的。
在本實(shí)施例中，串行傳輸通路用電纜來實(shí)現(xiàn)。但是，串行傳輸通路可以有各種實(shí)現(xiàn)形式，例如用連接器、襯底上的布線圖形、無線電波、紅外線、超聲波以及LSI內(nèi)部的電連線來實(shí)現(xiàn)。
如上所述，根據(jù)本發(fā)明，計(jì)算機(jī)主體和擴(kuò)展單元可通過信號(hào)線較少的電纜彼此連接，任何不必要的資源不需被分配給該電纜，由此實(shí)現(xiàn)了在功能可擴(kuò)展性和外殼結(jié)構(gòu)的靈活性方面都很出色的計(jì)算機(jī)系統(tǒng)。
本領(lǐng)域的普通技術(shù)人員容易想到其它的優(yōu)點(diǎn)和改進(jìn)。因此，本發(fā)明在其更廣泛的意義上不限于在此所描述的具體細(xì)節(jié)和說明性的實(shí)施例。所以在不違背所附權(quán)利要求及其等同物所限定的一般發(fā)明原理的精神或不超出其范圍的情況下，可以作出各種改進(jìn)。
權(quán)利要求
1．計(jì)算機(jī)系統(tǒng)，其特征在于包括分別由多比特寬度并行傳輸通路構(gòu)成的第一和第二總線(2，4)；與所述第一總線連接的第一控制器(15)；與所述第二總線連接的第二控制器(35)；位于所述第一和第二控制器之間的串行傳輸通路(300)；其中所述第一和第二控制器通過所述串行傳輸通路，以串行傳送的方式從所述第一和第二總線中的一條至另一條交換事務(wù)處理的命令、地址和數(shù)據(jù)，所述第一和第二控制器在邏輯上組成一個(gè)單元。
2．權(quán)利要求1的計(jì)算機(jī)系統(tǒng)，其特征在于所述串行傳輸通路包括多條串行傳輸通路。
3．權(quán)利要求1的系統(tǒng)，其特征在于所述第一和第二控制器共享由一個(gè)IDSEL信號(hào)指定的配置地址空間。
4．權(quán)利要求1的系統(tǒng)，其特征在于所述第一和第二控制器具有表示各自操作環(huán)境的第一和第二配置寄存器(150，350)，在第一和第二配置寄存器中分別寄存了相同的環(huán)境設(shè)定信息。
5．權(quán)利要求4的系統(tǒng)，其特征在于通過把第一配置寄存器的環(huán)境設(shè)定信息復(fù)制到第二配置寄存器而在第一和第二配置寄存器中分別寄存相同的環(huán)境設(shè)定信息。
6．權(quán)利要求1的系統(tǒng)，其特征在于串行傳輸通路包括至少一個(gè)差分信號(hào)線對(duì)。
7．權(quán)利要求1的系統(tǒng)，其特征在于串行傳輸通路包括至少一個(gè)差分信號(hào)線對(duì)，在每一差分信號(hào)線對(duì)中插入了變壓器(500，600，700，800)。
8．權(quán)利要求7的系統(tǒng)，其特征在于所述第一和第二控制器的每一個(gè)都包括把從所述第一和第二總線中的一條至另一條的傳送所需的信息從并行數(shù)據(jù)變換成串行數(shù)據(jù)的裝置(153，353)，以及把組成串行數(shù)據(jù)的每一二進(jìn)制數(shù)據(jù)變換成三態(tài)數(shù)據(jù)并將該三態(tài)數(shù)據(jù)輸出給差分信號(hào)線對(duì)的裝置(501，601)，三態(tài)數(shù)據(jù)的第一種狀態(tài)是電流在變壓器中沿正方向流動(dòng)，第二種狀態(tài)是電流在變壓器中沿負(fù)方向流動(dòng)，而第三種狀態(tài)是無電流在變壓器中流動(dòng)。
9．權(quán)利要求8的系統(tǒng)，其特征在于所述第一和第二控制器的每一個(gè)都包括檢測(cè)差分信號(hào)線對(duì)上的三態(tài)數(shù)據(jù)并把被檢測(cè)的三態(tài)數(shù)據(jù)變換成二進(jìn)制數(shù)據(jù)的裝置(502，602)，以及把由被變換的二進(jìn)制數(shù)據(jù)組成的串行數(shù)據(jù)變換成要輸出給所述第一和第二總線的并行數(shù)據(jù)的裝置(160，360)。
10．權(quán)利要求6的系統(tǒng)，其特征在于所述第一和第二控制器的每一個(gè)都包括以n比特信息字為單位，把從所述第一和第二總線中的一條至另一條的傳送所需的信息編碼成m比特(m＞n)代碼序列的裝置(701， 801)，以及把m比特(m＞n)代碼序列變換成串行數(shù)據(jù)并將該串行數(shù)據(jù)輸出給差分信號(hào)線對(duì)的裝置(153，353)。
11．權(quán)利要求10的系統(tǒng)，其特征在于所述編碼裝置把信息字編碼成這樣的代碼序列，這些代碼序列中1的數(shù)目與0的數(shù)目的比值基本上相等。
12．權(quán)利要求10的系統(tǒng)，其特征在于所述第一和第二控制器的每一個(gè)都包括接收輸出給差分信號(hào)線對(duì)的串行數(shù)據(jù)并將m比特(m＞n)代碼序列譯碼成n比特信息字的裝置(702，802)，以及把被譯碼的n比特信息字變換成要輸出給所述第一或第二總線的并行數(shù)據(jù)的裝置(160，360)。
13．權(quán)利要求1的系統(tǒng)，其特征在于所述第一和第二控制器的每一個(gè)都包括總線接口裝置(151，351)，與第一和第二總線中的一條上的設(shè)備所使用的時(shí)鐘信號(hào)相同的第一時(shí)鐘信號(hào)同步地進(jìn)行操作，以便與另一條總線交換事務(wù)處理，以及串行傳送裝置(157，163，363，357)，與第二時(shí)鐘信號(hào)同步地進(jìn)行操作，以便通過串行傳輸通路執(zhí)行串行傳送，第二時(shí)鐘信號(hào)與第一時(shí)鐘信號(hào)異步。
14．權(quán)利要求1的系統(tǒng)，其特征在于所述第一控制器包括與第一總線交換事務(wù)處理的第一總線接口裝置(151)，所述第二控制器包括與第二總線交換事務(wù)處理的第二總線接口裝置(351)，以及所述第一和第二總線接口裝置分別與彼此異步的第一和第二時(shí)鐘信號(hào)同步地進(jìn)行操作。
15．權(quán)利要求1的系統(tǒng)，其特征在于串行傳輸通路包括全雙工信號(hào)，該全雙工信道包括至少一對(duì)其信號(hào)傳輸方向彼此相反的不定向串行傳輸通路，每條不定向串行傳輸通路包括串行地傳送命令、地址和數(shù)據(jù)的串行數(shù)據(jù)線和傳送相應(yīng)時(shí)鐘信號(hào)的時(shí)鐘信號(hào)線。
16．一種．其中的用于功能擴(kuò)展的擴(kuò)展單元可與計(jì)算機(jī)主體連接的計(jì)算機(jī)系統(tǒng)，其特征在于包括位于所述計(jì)算機(jī)主體內(nèi)的、由多比特寬度并行傳輸通路構(gòu)成的第一總線(2)；位于所述擴(kuò)展單元內(nèi)的、由多比特寬度并行傳輸通路構(gòu)成的第二總線(4)；以及總線連接裝置(15，35)，通過串行傳輸通路連接所述第一總線至第二總線，并通過該串行傳輸通路以串行傳送方式交換從所述第一和第二總線中的一條至另一條的事務(wù)處理的傳送所需的命令、地址和數(shù)據(jù)。
17．計(jì)算機(jī)系統(tǒng)，其特征在于包括分別由多比特寬度并行傳輸通路構(gòu)成的、執(zhí)行相同事務(wù)處理協(xié)議的第一和第二總線(2，4)；與所述第一總線連接、并與其交換事務(wù)處理的第一總線接口裝置(151)；與所述第二總線連接、并與其交換事務(wù)處理的第二總線接口裝置(351)；位于所述第一和第二總線接口裝置之間的串行傳輸通路(300)，其上所執(zhí)行的串行數(shù)據(jù)傳送與所述第一和第二總線所執(zhí)行的異步；位于所述第一總線接口裝置和串行傳輸通路之間、把從所述第一總線至第二總線的事務(wù)處理的傳送所需的信息從并行數(shù)據(jù)變換成串行數(shù)據(jù)、并將該串行數(shù)據(jù)輸出給串行傳輸通路的裝置(153)；以及位于所述串行傳輸通路和所述第二總線接口裝置之間、通過串行傳輸通路接收串行數(shù)據(jù)、把該串行數(shù)據(jù)變換成并行數(shù)據(jù)、并將該并行數(shù)據(jù)輸出給所述第二總線接口裝置的裝置(360)。
18．權(quán)利要求17的系統(tǒng)，其特征在于所述第一和第二總線接口裝置、所述并／串變換裝置、所述串／并變換裝置在邏輯上組成一個(gè)橋接單元。
19．權(quán)利要求17的系統(tǒng)，其特征在于所述第一和第二總線接口裝置共享由IDSEL信號(hào)指定的配置地址空間。
20．權(quán)利要求17的系統(tǒng)，其特征在于所述第一和第二總線接口裝置具有表示各自操作環(huán)境的第一和第二配置寄存器，相同的環(huán)境設(shè)定信息被分別寄存在第一和第二配置寄存器內(nèi)。
21．權(quán)利要求20的系統(tǒng)，其特征在于通過把第一配置寄存器的環(huán)境設(shè)定信息復(fù)制到第二配置寄存器而在第一和第二配置寄存器中分別寄存相同的環(huán)境設(shè)定信息。
全文摘要
在本發(fā)明中,計(jì)算機(jī)主體的總線通過串行接口與擴(kuò)展單元的總線連接,由此以串行電纜的形式實(shí)現(xiàn)連接布線。用來連接主PCI總線至輔助PCI總線的PCI－PCI橋接器包括兩個(gè)在物理上獨(dú)立的控制器,即位于PC主體側(cè)的主PCI串行傳送控制器和位于對(duì)接臺(tái)側(cè)的輔助PCI串行傳送控制器。這兩個(gè)控制器通過串行LVDS線彼此連接。利用在主PCI串行傳送控制器和輔助PCI串行傳送控制器之間的串行傳送而在主PCI總線和輔助PCI總線之間交換事務(wù)處理。
文檔編號(hào)G06F13/40GK1291748SQ0012898
公開日2001年4月18日 申請(qǐng)日期2000年6月29日 優(yōu)先權(quán)日1999年6月29日
發(fā)明者中村伸隆 申請(qǐng)人:株式會(huì)社東芝