專利名稱：可切換的調(diào)試方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種PCI調(diào)試卡裝置及方法，特別是一種可切換解碼地址的PCI調(diào)試卡裝置及方法。
隨著CPU的時(shí)鐘信號(hào)頻率的提高，以及CPU的插腳越來(lái)越細(xì)，而且采用表面安裝技術(shù)的比例越來(lái)越高，導(dǎo)致硬件以及軟件的排錯(cuò)越來(lái)越困難。這樣一來(lái)不但難以進(jìn)行CPU的排錯(cuò)，而且也不容易找出I/O控制部件的問題。為避免此問題的發(fā)生，本領(lǐng)域提供了結(jié)合總線的排錯(cuò)環(huán)境調(diào)試卡，它除了具有一般的調(diào)試機(jī)能外，還能夠輕而易舉地對(duì)用戶設(shè)計(jì)的I/O模塊進(jìn)行排錯(cuò)，而且能夠構(gòu)筑使用者的磁盤操作系統(tǒng)(Disk OS)。
目前高速的32比特的微處理器的快速發(fā)展不勝枚舉，個(gè)人電腦以及工作站的高性能化以及多功能化永無(wú)止鏡。在數(shù)據(jù)的通道總線方面，隨著微處理器性能的日新月異，必須具備與微處理器相稱的性能，因此，總線的種類及相容性對(duì)所設(shè)計(jì)的調(diào)試卡相形之下更顯重要。
在現(xiàn)今電腦科技的潮流下，以IBM所發(fā)表的16比特的工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)(ISA)的擴(kuò)充用I/O插槽總線為基礎(chǔ)的調(diào)試卡已經(jīng)落后，而且脫離ISA的趨勢(shì)已然形成，因此ISA調(diào)試卡在現(xiàn)今勢(shì)必會(huì)被淘汰。取而代之的是由Intel所發(fā)表的另一種32比特的外圍部件連接介面(PCI)總線，其最大特點(diǎn)在于它是和主機(jī)板不相關(guān)的介面，并且支持Power PC等機(jī)種，可使用在不同的工作平臺(tái)上。所以就PCI調(diào)試卡的發(fā)展趨勢(shì)而言，應(yīng)該提供更大的發(fā)展空間，而少數(shù)的PCI調(diào)試卡只是沿用傳統(tǒng)的技術(shù)，利用一般的TTL門電路來(lái)完成顯示I/O端口的數(shù)字或LED燈。此方法不但所需的零件材料多，PCB面積大，且只能針對(duì)一個(gè)地址解碼，不能同時(shí)檢測(cè)其他的地址，解決的方法只能更換解碼器或更改原始設(shè)計(jì)，這不但費(fèi)時(shí)，而且浪費(fèi)成本。
而且，由于32比特的PCI調(diào)試卡的頻率為33MHz，肉眼無(wú)法看清一些重要信號(hào)是否產(chǎn)生，因此傳統(tǒng)PCI總線控制信號(hào)的LED一閃即過，無(wú)法判定信號(hào)是否產(chǎn)生。
本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)，提供一種可切換解碼地址的PCI調(diào)試卡裝置及方法，其中包括兩個(gè)獨(dú)立的而且可隨時(shí)調(diào)整解碼地址的地址匹配設(shè)定器，不但可同時(shí)檢測(cè)兩個(gè)獨(dú)立的地址，而且不需要重新開機(jī)即可隨時(shí)改變所需要的地址，直到設(shè)定相同的地址為止。本發(fā)明最多有32個(gè)不同的地址可供設(shè)定，且從PCI總線鎖存數(shù)據(jù)，并分別在LED上顯示數(shù)據(jù)。
本發(fā)明采用可重復(fù)燒錄使用的FPGA(現(xiàn)場(chǎng)可編程門陣列)技術(shù)制成，因此可因需要而改變?cè)O(shè)計(jì)內(nèi)容，并不需要重新更改硬件設(shè)計(jì)便可達(dá)到所需要求。
按照本發(fā)明的一個(gè)方面，提供一種可切換調(diào)試裝置的方法，包括下列步驟提供一個(gè)PCI總線信號(hào)監(jiān)視器，借助于監(jiān)視PCI總線信號(hào)的狀況作為調(diào)整解碼地址的依據(jù)；從該P(yáng)CI總線鎖存地址與指令；提供一個(gè)地址匹配設(shè)定器，用于隨時(shí)調(diào)整該解碼地址，且同時(shí)檢測(cè)該地址匹配設(shè)定器所提供的兩個(gè)獨(dú)立的地址；從該P(yáng)CI總線鎖存數(shù)據(jù)；及分別將該數(shù)據(jù)顯示在顯示裝置上。
優(yōu)選地，上述作為調(diào)整解碼地址的依據(jù)是以該P(yáng)CI總線信號(hào)為低且時(shí)鐘正在上升時(shí)為依據(jù)。
優(yōu)選地，上述地址匹配設(shè)定器不需要重新開機(jī)即可隨時(shí)改變所需要的地址。
還是優(yōu)選地，上述地址匹配設(shè)定器還包含32個(gè)不同的地址。
進(jìn)而，上述數(shù)據(jù)包含I/O周期、I/O讀周期、中斷確認(rèn)周期與配置周期。而且I/O寫周期及I/O讀周期分別用不同的顯示裝置表示。并且，上述中斷確認(rèn)周期及配置周期分別用不同的顯示裝置表示。
進(jìn)一步，上述將數(shù)據(jù)顯示在顯示裝置上的步驟還包含將十六進(jìn)制碼轉(zhuǎn)換成7段顯示器的解碼步驟。
按照本發(fā)明的另一個(gè)方面，提供一種可切換的調(diào)試裝置，該裝置至少包含一個(gè)PCI總線信號(hào)監(jiān)視器；一個(gè)地址匹配設(shè)定器；及一個(gè)顯示數(shù)據(jù)的顯示裝置。
優(yōu)選地，上述PCI總線信號(hào)監(jiān)視器借助于監(jiān)視PCI總線信號(hào)的狀況作為調(diào)整解碼地址的依據(jù)。
優(yōu)選地，上述地址匹配設(shè)定器用于隨時(shí)調(diào)整解碼地址，且同時(shí)檢測(cè)地址匹配設(shè)定器所提供的兩個(gè)獨(dú)立的地址。
還是優(yōu)選地，上述數(shù)據(jù)包含I/O寫周期、I/O讀周期、中斷確認(rèn)周期、與配置周期。
有關(guān)本發(fā)明的詳細(xì)內(nèi)容及技術(shù)，現(xiàn)結(jié)合


如下圖1為本發(fā)明實(shí)施例流程圖；圖2為本發(fā)明的實(shí)施例詳細(xì)流程圖。
本發(fā)明的實(shí)施例的流程圖如圖1所示；首先提供一個(gè)PCI總線信號(hào)監(jiān)視器(步驟10)，借助于監(jiān)視PCI總線信號(hào)的狀況作為調(diào)整解碼地址的依據(jù)；把一些所需要的解碼地址定義在高密度型的小型封裝內(nèi)，如FPGA(現(xiàn)場(chǎng)可編程門陣列)、PGA(可編程門陣列)、QFP(方形扁平封裝)等，就可以在開機(jī)狀態(tài)下隨時(shí)改變?cè)O(shè)定，亦即隨時(shí)改變解碼地址。因?yàn)楸景l(fā)明提供兩個(gè)獨(dú)立而且可隨時(shí)調(diào)整解碼地址的地址匹配設(shè)定器(步驟20)，不但可同時(shí)檢測(cè)兩個(gè)獨(dú)立的端口，而且不需要重新開機(jī)即可隨時(shí)改變所需要的地址，直到設(shè)定相同的地址為止。再有，每個(gè)端口有四個(gè)開關(guān)，亦即每個(gè)端口最多有16個(gè)不同的地址可供設(shè)定，所以本發(fā)明最多有32個(gè)不同的地址(2個(gè)端口×16個(gè)地址)可供設(shè)定，因此非常適合變化大的設(shè)計(jì)階段使用。接著從PCI總線鎖存數(shù)據(jù)(步驟30)，并分別地將數(shù)據(jù)顯示在顯示裝置(如LED)上(步驟40)。
本發(fā)明的實(shí)施例的詳細(xì)流程圖如圖2所示首先同樣提供一個(gè)PCI總線信號(hào)監(jiān)視器(步驟50)，借助于監(jiān)視PCI總線信號(hào)的狀況作為調(diào)整解碼地址的依據(jù)；當(dāng)FRAME#信號(hào)為低且時(shí)鐘正在上升時(shí)(步驟60)，則從PCI總線鎖存地址與指令(步驟70)，否則回到PCI總線信號(hào)監(jiān)視器(步驟50)，直到確定信號(hào)為低且時(shí)鐘正上升時(shí)要執(zhí)行的步驟為止從PCI總線鎖存地址與指令(步驟70)后，同時(shí)調(diào)整解碼地址的地址匹配設(shè)定器(步驟80)，直到設(shè)定相同的地址為止，以確定各個(gè)地址的I/O寫或I/O讀為那一個(gè)地址所有(步驟90)，且確定中斷確認(rèn)周期或配置周期(步驟100)，以方便設(shè)計(jì)者排錯(cuò)，此時(shí)步驟80、步驟90、步驟100為同時(shí)進(jìn)行的動(dòng)作。
在步驟80設(shè)定相同的地址后，接著依據(jù)步驟100設(shè)定中斷確認(rèn)標(biāo)志與配置標(biāo)志(步驟110)，且依據(jù)步驟90設(shè)定各個(gè)地址的I/O寫標(biāo)志及I/O標(biāo)志(步驟120)；通過步驟80，設(shè)定各個(gè)地址相同的標(biāo)志(步驟130)，且依據(jù)步驟120與步驟130，從PCI總線鎖存數(shù)據(jù)(步驟140)；接著將十六進(jìn)制碼轉(zhuǎn)換成7段顯示器的解碼(步驟150)，同時(shí)以不同的顯示裝置(如LED)來(lái)顯示相對(duì)地址的I/O寫周期或I/O讀周期(步驟160)，由于32比特的PCI總線的頻率為33MHz，動(dòng)作時(shí)間只有30ns，肉眼無(wú)法看清一些重要信號(hào)是否產(chǎn)生，所以分別將系統(tǒng)錯(cuò)誤(SERR)經(jīng)過鎖存處理后，再經(jīng)顯示裝置(如LED)來(lái)顯示，亦即SERR產(chǎn)生變化一次就將之前鎖存的位準(zhǔn)反向一次，LED亦轉(zhuǎn)變其狀態(tài)一次，因此設(shè)計(jì)者很輕易知道，是否有信號(hào)產(chǎn)生；另一方面，在步驟110中當(dāng)中斷確認(rèn)標(biāo)志與配置標(biāo)同道合已被設(shè)定時(shí)，則將中斷確認(rèn)周期與配置周期顯示在顯示裝置(如LED)上(步驟170)；并判斷周期是否完成(步驟180)，直到周期已完成為止；接著關(guān)掉顯示裝置(如LED)(步驟190)，回到PCI總線信號(hào)監(jiān)視器(步驟50)，以進(jìn)行下一調(diào)試動(dòng)作。
綜上所述，本發(fā)明采用可重復(fù)燒錄使用的FPGA技術(shù)，因此可因需要而改變其設(shè)計(jì)內(nèi)容，并不需要重新更改其硬件設(shè)計(jì)便可達(dá)到所需要求。
雖然以上公開了本發(fā)明的一個(gè)優(yōu)選實(shí)施例，但這并非用于限定本發(fā)明，本領(lǐng)域的普遍技術(shù)人員在不脫離本發(fā)明的精神和范圍的情況下都可進(jìn)行許多的更動(dòng)與改進(jìn)，因此本發(fā)明的保護(hù)范圍由后附的權(quán)利要求書決定。
權(quán)利要求
1.一種可切換調(diào)試裝置的方法，包括下列步驟提供一個(gè)PCI總線信號(hào)監(jiān)視器，借助于監(jiān)視PCI總線信號(hào)的狀況作為調(diào)整解碼地址的依據(jù)；從該P(yáng)CI總線鎖存地址與指令；提供一個(gè)地址匹配設(shè)定器，用于隨時(shí)調(diào)整該解碼地址，且同時(shí)檢測(cè)該地址匹配設(shè)定器所提供的兩個(gè)獨(dú)立的地址；從該P(yáng)CI總線鎖存數(shù)據(jù)；及分別將該數(shù)據(jù)顯示在顯示裝置上。
2.如權(quán)利要求1所述的方法，其特征在于上述作為調(diào)整解碼地址的依據(jù)是以該P(yáng)CI總線信號(hào)為低且時(shí)鐘正在上升時(shí)為依據(jù)。
3.如權(quán)利要求1所述的方法，其特征在于上述地址匹配設(shè)定器不需要重新開機(jī)即可隨時(shí)改變所需要的地址。
4.如權(quán)利要求1所述的方法，其特征在于上述地址匹配設(shè)定器還包含32個(gè)不同的地址。
5.如權(quán)利要求1所述的方法，其特征在于上述數(shù)據(jù)包含I/O周期、I/O讀周期、中斷確認(rèn)周期與配置周期。
6.如權(quán)利要求5所述的方法，其特征在于上述I/O寫周期及I/O讀周期分別用不同的顯示裝置表示。
7.如權(quán)利要求5所述的方法，其特征在于上述中斷確認(rèn)周期及配置周期分別用不同的顯示裝置表示。
8.如權(quán)利要求1所述的方法，其特征在于上述將數(shù)據(jù)顯示在顯示裝置上的步驟還包含將十六進(jìn)制碼轉(zhuǎn)換成7段顯示器的解碼步驟。
9.如權(quán)利要求1所述的方法，其特征在于所述的方法是用FPGA技術(shù)完成的。
10.一種可切換調(diào)試裝置的方法，其特征在于包括下列步驟提供一個(gè)PCI總線信號(hào)監(jiān)視器，借助于監(jiān)視PCI總線信號(hào)的狀況作為調(diào)整解碼地址的依據(jù)；確定PCI總線信號(hào)為低且時(shí)鐘正上升；從該P(yáng)CI總線鎖存地址與指令；提供一個(gè)地址匹配設(shè)定器，用于隨時(shí)調(diào)整解碼地址，且同時(shí)檢測(cè)地址匹配設(shè)定器所提供的兩個(gè)獨(dú)立的地址；從PCI總線鎖存數(shù)據(jù)；將數(shù)據(jù)的十六進(jìn)制碼轉(zhuǎn)換成7段顯示器的解碼；及分別將數(shù)據(jù)顯示在顯示裝置上。
11.如權(quán)利要求10所述的方法，其特征在于上述地址匹配設(shè)定器不需要重新開機(jī)即可隨時(shí)改變所需要的地址。
12.如權(quán)利要求10所述的方法，其特征在于上述地址匹配設(shè)定器還包含32個(gè)不同的地址。
13.如權(quán)利要求10所述的方法，其特征在于上述數(shù)據(jù)包含I/O寫周期、I/O讀周期、中斷確認(rèn)周期、與配置周期。
14.如權(quán)利要求13所述的方法，其特征在于上述I/O寫周期及I/O讀周期分別用不同的顯示裝置顯示。
15.如權(quán)利要求13所述的方法，其特征在于上述中斷確認(rèn)周期及配置周期分別用不同的顯示裝置顯示。
16.如權(quán)利要求10所述的方法，其特征在于該方法是用FPGA技術(shù)完成的。
17.一種可切換的調(diào)試裝置，該裝置至少包含一個(gè)PCI總線信號(hào)監(jiān)視器；一個(gè)地址匹配設(shè)定器；及一個(gè)顯示數(shù)據(jù)的顯示裝置。
18.如權(quán)利要求17所述的裝置，其特征在于上述PCI總線信號(hào)監(jiān)視器借助于監(jiān)視PCI總線信號(hào)的狀況作為調(diào)整解碼地址的依據(jù)。
19.如權(quán)利要求17所述的裝置，其特征在于上述地址匹配設(shè)定器用于隨時(shí)調(diào)整解碼地址，且同時(shí)檢測(cè)地址匹配設(shè)定器所提供的兩個(gè)獨(dú)立的地址。
20.如權(quán)利要求17所述的裝置，其特征在于上述數(shù)據(jù)包含I/O寫周期、I/O讀周期、中斷確認(rèn)周期、與配置周期。
全文摘要
一種可切換的調(diào)試方法及裝置,提供一PCI總線信號(hào)監(jiān)視器,監(jiān)視PCI總線信號(hào)的狀況作為調(diào)整解碼地址的依據(jù);把需要解碼的地址定義在高密度的小型封裝內(nèi),在開機(jī)狀態(tài)下隨時(shí)改變解碼地址。提供兩個(gè)獨(dú)立的地址匹配設(shè)定器,可同時(shí)檢測(cè)兩個(gè)獨(dú)立的端口,而且不需要重要開機(jī)即可隨時(shí)改變所需要的地址,直到設(shè)定相同的地址為止。每個(gè)端口有四個(gè)開關(guān),每個(gè)端口最多有16個(gè)不同的地址,所以最多有32個(gè)不同的地址可供設(shè)定。
文檔編號(hào)G06F11/30GK1355485SQ0013463
公開日2002年6月26日 申請(qǐng)日期2000年12月1日 優(yōu)先權(quán)日2000年12月1日
發(fā)明者李俊良 申請(qǐng)人:英業(yè)達(dá)股份有限公司