專(zhuān)利名稱(chēng)：使具有缺陷的存儲(chǔ)器集成電路能正確操作的方法與系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器，更具體的說(shuō)是涉及一種具有缺陷的存儲(chǔ)器。
在過(guò)去的十年里，存儲(chǔ)器陣列的速度及容量已有了相當(dāng)大的改進(jìn)。特別是，由于其在各領(lǐng)域的多種功能，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)已成為集成電路工業(yè)的主要產(chǎn)品。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的技術(shù)已由非同步型，例如是快頁(yè)模式，延伸數(shù)據(jù)輸出(EDO)，脈沖延伸數(shù)據(jù)輸出，發(fā)展成目前的同步型，例如是同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，直接隨機(jī)存取存儲(chǔ)器總線(xiàn)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Direct Rambus DRAM，Direct DRAM)，雙重日期速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR-SDRAM)，以及同步連結(jié)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(SLDRAM)等。由于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的每比特的成本降低，每進(jìn)入一個(gè)新的階段，其每一芯片的密度增加4倍。這主要是由于其技術(shù)的改進(jìn)而使得更多的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器可以封裝入同一管芯中。因此，在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器進(jìn)入一個(gè)新的階段時(shí)，每一存儲(chǔ)器芯片的成本增加4倍。例如，一16Mb的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的成本為3元，而64Mb的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的成本為11元。
另外，每一個(gè)標(biāo)準(zhǔn)的存儲(chǔ)模塊利用一數(shù)量的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器已被廣泛地被應(yīng)用于個(gè)人電腦中。早期的標(biāo)準(zhǔn)動(dòng)態(tài)隨存儲(chǔ)器包括單列直插式存儲(chǔ)模塊(SIMM)。近來(lái)，雙列直插式存儲(chǔ)模塊(DIMM)以及小輪廓雙列直插式存儲(chǔ)模塊(Small-Outline DIMM)顯得越來(lái)越重要。
由于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的尺寸日趨增加，其成本相對(duì)地增加。此外，由于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器被利用于模塊中且使用于其應(yīng)用中，其整體的價(jià)格變得更高。眾所周知，在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的制造中，有相當(dāng)大數(shù)量的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器具有缺陷，因此，在生產(chǎn)多個(gè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器之后，40％的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器可能具有缺陷。通常，在制造完之后，具有缺陷的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器會(huì)被檢修。利用傳統(tǒng)的技術(shù)，例如是經(jīng)由冗余算法，通過(guò)利用激光檢修，對(duì)于一批次的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，提供90％的產(chǎn)量是可能的。
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器經(jīng)常需要被封裝，在封裝過(guò)程之后，一定數(shù)量的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)會(huì)具有缺陷。此外，在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的應(yīng)用中，仍有可能造成動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的缺陷。
因此，需要提供一種使得具有缺陷的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器得以使用的系統(tǒng)及方法。該系統(tǒng)應(yīng)該可以很簡(jiǎn)單地應(yīng)用，具有成本效益以及低成本。本發(fā)明便提供了此一需要。
在此披露一種使具有至少一個(gè)缺陷的存儲(chǔ)器得以正確操作的方法及系統(tǒng)。首先，該方法及系統(tǒng)包括將存儲(chǔ)器中的缺陷予以遮蓋，并對(duì)一控制芯片提供及接收一數(shù)據(jù)。
接著，披露一使得具有缺陷的存儲(chǔ)器得以正確操作的控制芯片。該控制芯片包括一解碼部件，以接收指令及地址信號(hào)，以及一列地址比較器，以與該解碼部件連通。該控制芯片還包括一行地址比較器，以與該解碼部件以及一用來(lái)接收來(lái)自該列地址比較器以及該行地址比較器的命中信號(hào)的命中檢查部件連通。該控制芯片還包括一寄存器，用以接收來(lái)自命中檢查部件的信號(hào)，以對(duì)一處理系統(tǒng)接收及提供數(shù)據(jù)。經(jīng)由本發(fā)明的系統(tǒng)及方法的應(yīng)用，具有缺陷的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器得以被使用。因此，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)整體的產(chǎn)量顯著地提高了。


圖1a及1b為本發(fā)明的一系統(tǒng)的范例。
圖2的一簡(jiǎn)單框圖示出了本發(fā)明的一控制芯片。
圖3a及3b的框圖示出了圖2中的解碼部件。
圖4的框圖示出了圖2中的行地址比較器及增量器。
圖5為圖2中的列地址比較器。
圖6為圖2中的命中檢查塊。
圖7示出了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器寫(xiě)入操作的時(shí)序圖。
圖示出了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器讀取操作的時(shí)序圖。
圖9示出了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器具有啟動(dòng)數(shù)據(jù)掩模指令(DQM)的寫(xiě)入操作的時(shí)序圖。
圖10示出了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器具有啟動(dòng)數(shù)據(jù)掩模(mask)指令(DQM)的讀取操作的時(shí)序圖。
圖11為具有地址命中的寫(xiě)入操作的控制芯片寄存模式時(shí)序圖。
圖12為具有地址命中的讀取操作的控制芯片寄存模式時(shí)序圖。
圖13為具有地址命中的寫(xiě)入操作的控制芯片非寄存模式時(shí)序圖。
圖14為具有地址命中的讀取操作的控制芯片非寄存模式時(shí)序圖。
本發(fā)明涉及存儲(chǔ)器，更具體地說(shuō)本發(fā)明涉及具有缺陷的存儲(chǔ)器。下列說(shuō)明可使本領(lǐng)域的技術(shù)人員能夠由專(zhuān)利申請(qǐng)的內(nèi)容及必要條件中得以制造及使用本發(fā)明。較佳實(shí)施例的各種修改以及在此敘述的一般原理及特征為本領(lǐng)域的技術(shù)人員所顯而易見(jiàn)的。因此，本發(fā)明并不局限于此一實(shí)施例，其涵蓋在此敘述的原理及特征的最廣范圍。
本發(fā)明以比特-比特取代一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102單元中的缺陷，使得隨態(tài)隨機(jī)存取存儲(chǔ)器102單元得以使用。為更詳細(xì)描述本發(fā)明，下文結(jié)合附圖作詳細(xì)說(shuō)明。
圖1a為一簡(jiǎn)單框圖，示出了依據(jù)本發(fā)明第一實(shí)施例的系統(tǒng)10。本實(shí)施例涉及一非寄存模式的實(shí)施例。如圖所示，時(shí)鐘脈沖、指令、地址及數(shù)據(jù)信號(hào)同時(shí)提供給一控制芯片100及一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102。此外，數(shù)據(jù)信號(hào)經(jīng)由數(shù)據(jù)總線(xiàn)，提供及傳送給控制芯片100及動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102。數(shù)據(jù)總線(xiàn)104順序地耦接至一中央處理單元(CPU，未顯示于圖中)，其提供指令及地址信號(hào)給動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102及控制芯片100。該控制芯片100亦可與其他型式的系統(tǒng)，例如是繪圖或嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102相耦接。修改后的DQM信號(hào)提供一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102或控制芯片100是否提供數(shù)據(jù)的指示。
圖1b示出了本發(fā)明的系統(tǒng)的第二實(shí)施例，其在一高端(high-end)DIMM模塊中相當(dāng)普遍，稱(chēng)為寄存模式。其部件與前一實(shí)施例類(lèi)似。然而在本實(shí)施例中，指令及地址信號(hào)會(huì)先被鎖存在控制芯片100中，然后再被送至動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102中。
通過(guò)控制芯片100的使用，在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102中的缺陷可以被掩模遮蓋，而控制芯片100接收及提供正確的數(shù)據(jù)。下面將參考附圖更詳細(xì)的描述控制芯片100的操作。
圖2為圖1a及1b中控制芯片100的簡(jiǎn)單框圖?？刂菩酒?00包括一解碼部件200，其接收來(lái)自中央處理單元的信號(hào)。該解碼部件200可實(shí)施指令解碼及定時(shí)控制功能，并提供控制信號(hào)給剩余的功能塊。該解碼部件200與一行地址比較器及增量部件300，以及一列地址比較器400相連通。該行地址比較器及列地址比較器300及400接收控制及地址信號(hào)，并提供信號(hào)給一由解碼部件200控制的命中檢查部件500，而在解碼部件200中的寄存器600將會(huì)提供數(shù)據(jù)給外在系統(tǒng)(例如是一未繪示的CPU)，或是由CPU接收數(shù)據(jù)。
圖3a為一解碼部件200在非寄存模式下應(yīng)用的框圖。該解碼部件200包括一鎖存器202，周以接收來(lái)自CPU的系統(tǒng)時(shí)鐘脈沖信號(hào)、指令信號(hào)以及地址信號(hào)。該系統(tǒng)時(shí)鐘脈沖信號(hào)206亦提供給一解碼器204。鎖存的指令及地址信號(hào)提供給解碼部件204。在圖3b所示的寄存模式中，該鎖存指令及地址信號(hào)將會(huì)提供給動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102。鎖存器202的目的在于鎖存指令及地址信號(hào)，以供同步設(shè)計(jì)下的解碼器204使用。而解碼器204的目的在于實(shí)施指令解碼及翻譯，以及提供定時(shí)控制給控制芯片100的所有其他功能塊。解碼器204提供控制信號(hào)給列地址比較器400、行地址比較器300、命中檢查部件500、以及寄存器以確保正確的定時(shí)及控制芯片100的功能，并充分配合同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102的規(guī)格。
圖4為行地址比較器及增量器300的框圖。該行地址比較器及增量器300包括一增量器302，其接收來(lái)自解碼器的地址信號(hào)及控制信號(hào)，以及系統(tǒng)時(shí)鐘脈沖信號(hào)。提供給行地址比較器304的地址與儲(chǔ)存的地址相比較。行地址比較器304的輸出為行地址命中信號(hào)，其將提供給命中檢查塊。儲(chǔ)存的地址與具有缺陷的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元102的地址相對(duì)應(yīng)。在過(guò)程的測(cè)試階段中，具有缺陷的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元102可以?xún)?chǔ)存在例如是EEPROM或閃速存儲(chǔ)器的芯片上或芯片外的非逸失存儲(chǔ)器中。另一個(gè)儲(chǔ)存缺陷地址的方法是在控制芯片100中使用一自行測(cè)試的回路。在系統(tǒng)電源開(kāi)啟的狀態(tài)中，該自行測(cè)試回路測(cè)試動(dòng)態(tài)隨存儲(chǔ)器102并將具有缺陷的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元102的地址鎖存及儲(chǔ)存于一寄存器中。以上任一方法中，具有缺陷的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元102的地址儲(chǔ)存均為直接的。
圖5為一列地址比較器400。該列地址比較器400通過(guò)一鎖存器402接收地址。鎖存器402提供給一地址比較器404，在該地址比較器404中，一地址與一預(yù)先儲(chǔ)存的地址相比較。在列地址比較之后，該數(shù)據(jù)必需存入與庫(kù)地址相關(guān)的適當(dāng)?shù)牧?06a-406d中。該列是基于來(lái)自解碼器204的信號(hào)。適當(dāng)?shù)男盘?hào)被送至一多路復(fù)用器408。而基于庫(kù)選擇信號(hào)，該多路復(fù)用器408將列命中信號(hào)送至命中檢查塊500中。該列命中信號(hào)及行命中信號(hào)同時(shí)提供給命中檢查塊500，以建立適當(dāng)?shù)男盘?hào)給寄存器600。
圖6示出了命中檢查塊600的一個(gè)例子。該命中檢查塊包括一第一“與”門(mén)502，其接收列命中信號(hào)及行命中信號(hào)。如果兩個(gè)信號(hào)同時(shí)有效，“與”門(mén)將產(chǎn)生一最終命中信號(hào)。之后，最終命中信號(hào)提供給“與”門(mén)504及506?！芭c”門(mén)504是用來(lái)決定是否有一讀取命中?！芭c”門(mén)506是用來(lái)決定是否有一寫(xiě)入命中。RD及WR控制信號(hào)同是來(lái)自解碼部件200。根據(jù)這些信號(hào)是否為主動(dòng)，且同時(shí)基于時(shí)鐘脈沖信號(hào)及控制信號(hào)，寄存器508對(duì)數(shù)據(jù)總線(xiàn)接收或提供適當(dāng)?shù)臄?shù)據(jù)。
因此，基于本發(fā)明的控制芯片100符合同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102的操作規(guī)格。其包括讀取、寫(xiě)入、序列脈沖、交錯(cuò)脈沖、脈沖停止、功率下降、時(shí)鐘脈沖懸置等。下面的時(shí)序圖解釋基本的同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102操作及控制芯片100如何在讀取及寫(xiě)入時(shí)與同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102交互作用。本領(lǐng)域的技術(shù)人員可以看出，其他脈沖長(zhǎng)度亦可以在此使用而仍在本發(fā)明的精神及范圍之內(nèi)。在此考慮兩種應(yīng)用，圖11及圖12為寄存模式，圖13及14為非寄存模式(例如緩沖及非緩沖)的模式操作。
圖7為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器在寫(xiě)入操作的時(shí)序圖。
在本實(shí)施例中，一列啟動(dòng)指令在一時(shí)鐘脈沖周期中由CPU發(fā)出。同時(shí)，CPU亦發(fā)出一列地址。該列啟動(dòng)指令及該列地址將被動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102鎖存。兩個(gè)時(shí)鐘脈沖周期之后，一寫(xiě)入指令及一行地址再由CPU發(fā)出。同時(shí)，有效數(shù)據(jù)將在數(shù)據(jù)總線(xiàn)出現(xiàn)。之前的鎖存列地址及行地址將決定在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102中的一單一地址位置。由于此為一寫(xiě)入操作，對(duì)應(yīng)該單一地址位置的來(lái)自數(shù)據(jù)總線(xiàn)的數(shù)據(jù)將被儲(chǔ)存于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102中。由于此時(shí)鐘脈沖沖長(zhǎng)度為4個(gè)操作，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102將在下一時(shí)鐘脈沖周期增加行地址。因此，行地址的增加取決于是否其于順序或交錯(cuò)模式。行地址的增加的操作將會(huì)繼續(xù)，而相對(duì)應(yīng)的數(shù)據(jù)將出現(xiàn)，直到四個(gè)數(shù)據(jù)全部?jī)?chǔ)存在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102中為止。
圖8為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器在讀取操作的時(shí)序圖。
在本實(shí)施例中，一列啟動(dòng)指令及一列地址在一時(shí)鐘脈沖周期中由CPU發(fā)出。該地址被鎖存在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102中。兩個(gè)時(shí)鐘脈沖之后，一讀取指令由該CPU發(fā)出。由于此為一讀取操作，根據(jù)CAS等待時(shí)間，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102將會(huì)將數(shù)據(jù)置于數(shù)據(jù)總線(xiàn)中。在讀取操作中發(fā)出CAS等待時(shí)間。如果等待時(shí)間為兩個(gè)時(shí)鐘脈沖周期，有效數(shù)據(jù)將會(huì)在接收到讀取指令的兩個(gè)時(shí)鐘脈沖周期之后置于數(shù)據(jù)總線(xiàn)上。如果等待時(shí)間為三個(gè)時(shí)鐘脈沖周期，有效數(shù)據(jù)將會(huì)在接收到讀取指令的三個(gè)時(shí)鐘脈沖周期之后置于數(shù)據(jù)總線(xiàn)上。
圖9為示出了在寫(xiě)入操作時(shí)具有數(shù)據(jù)掩模指令(DQM)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102的時(shí)序圖。
在寫(xiě)入操作中，如果一數(shù)據(jù)掩模指令(DQM)被啟動(dòng)，該動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102將會(huì)在此一時(shí)鐘脈沖周期中儲(chǔ)存在數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)。
圖10為示出了在讀取操作時(shí)具有數(shù)據(jù)掩模指令(DQM)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102的時(shí)序圖。
在寫(xiě)入操作中，如果一數(shù)據(jù)掩模指令(DQM)被啟動(dòng)，該動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102將不會(huì)驅(qū)動(dòng)，因此在接收到有效DQM指令的兩個(gè)時(shí)鐘脈沖周期之后驅(qū)動(dòng)，不會(huì)將數(shù)據(jù)置于數(shù)據(jù)總線(xiàn)上。
圖11示出了具有地址命中的寫(xiě)入操作下，控制芯片100在儲(chǔ)存模式的時(shí)序圖。
在此一操作下，列啟動(dòng)指令及列地址在一時(shí)鐘脈沖周期中，由CPU發(fā)出。該指令及地址被控制芯片100鎖存，且送至動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102中。該動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102可在下一時(shí)鐘脈沖周期中將其接收及鎖存。兩個(gè)時(shí)鐘脈沖周期之后，該控制芯片100接收CPU發(fā)出的一寫(xiě)入指令及一行地址。在控制芯片100中，該鎖存列及行地址是用來(lái)與預(yù)先儲(chǔ)存的地址相比較的，其中該預(yù)先儲(chǔ)存的地址是對(duì)應(yīng)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102中缺陷的地址。在下一時(shí)鐘脈沖周期中行地址將會(huì)以在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102的方式被增量，此一增量將會(huì)在4個(gè)地址產(chǎn)生以后完成。該比較則在每一個(gè)新的地址產(chǎn)生之時(shí)完成。來(lái)自CPU的對(duì)應(yīng)數(shù)據(jù)將在適當(dāng)時(shí)鐘脈沖周期中，在數(shù)據(jù)總線(xiàn)上出現(xiàn)。如果在任一時(shí)鐘脈沖周期中，該比較產(chǎn)生一命中信號(hào)，則表示該地址對(duì)應(yīng)在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102的一缺陷單元將會(huì)被儲(chǔ)存于該控制芯片100中。基于本發(fā)明，該控制芯片100不會(huì)停止對(duì)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102的寫(xiě)入操作。
圖12為示出了具有地址命中的讀取操作下，控制芯片100在儲(chǔ)存模式的時(shí)序圖。
在此操作下，列啟動(dòng)指令及列地址在一時(shí)鐘脈沖周期中，由CPU發(fā)出。該指令及地址被控制芯片100鎖存，且送至動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102中。該讀取指令及行地址可被視做與寫(xiě)入操作相同。讀取操作與CAS等待時(shí)間有關(guān)。如果在任一時(shí)鐘脈沖周期中，該比較產(chǎn)生一命中信號(hào)，該控制芯片100會(huì)配合該CAS等待時(shí)間，在該時(shí)鐘脈沖周期中，發(fā)出一DQM信號(hào)106給動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102。圖12示出了一相當(dāng)于兩個(gè)時(shí)鐘脈沖周期的CAS等待時(shí)間。如圖12所示，在適當(dāng)?shù)臅r(shí)鐘脈沖周期中，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102將不會(huì)提供任何數(shù)據(jù)于數(shù)據(jù)總線(xiàn)上，然而由于接收到DQM信號(hào)106，在正確的時(shí)鐘脈沖周期中，控制芯片100提供正確的數(shù)據(jù)。
圖13示出了在具有地址命中的寫(xiě)入操作下，控制芯片100的非寄存模式的時(shí)序圖。
在此操作下，列啟動(dòng)指令及列地址在一時(shí)鐘脈沖周期中，由CPU發(fā)出。這些指令及地址在同一時(shí)鐘脈沖邊緣被控制芯片100及被動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102鎖存。兩個(gè)時(shí)鐘脈沖之后，控制芯片100及動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102同時(shí)接收來(lái)自CPU的寫(xiě)入指令及行地址。在控制芯片100中，鎖存的列及行地址是用來(lái)與一預(yù)先儲(chǔ)存的地址相比較的。該預(yù)先儲(chǔ)存的地址是對(duì)應(yīng)有缺陷動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的地址。在下一時(shí)鐘脈沖中，行地址將會(huì)被增量及比較。此一增量及比較將在4個(gè)地址全部產(chǎn)生之后完成。來(lái)自CPU的相對(duì)的數(shù)據(jù)會(huì)在適當(dāng)?shù)臅r(shí)鐘脈沖周期中出現(xiàn)于數(shù)據(jù)總線(xiàn)上。如果任一時(shí)鐘脈沖周期中，該比較產(chǎn)生了一個(gè)命中信號(hào)，數(shù)據(jù)將被儲(chǔ)存于控制芯片100中。控制芯片100將不會(huì)停止動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102的寫(xiě)入操作。
圖14示出了在具有地址命中的讀取操作下，控制芯片100的非寄存模式的時(shí)序圖。
在此操作下，列啟動(dòng)指令及列地址在一時(shí)鐘脈沖周期中，由CPU發(fā)出。這些指令及地址同時(shí)被控制芯片100及被動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102鎖存。此一讀取指令及行地址與寫(xiě)入操作中相同。如果任一時(shí)鐘脈沖周期中，該比較產(chǎn)生了一個(gè)命中信號(hào)，控制芯片100則依據(jù)CAS等待時(shí)間，在此時(shí)鐘脈沖周期中發(fā)出DQM信號(hào)106給動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102。圖14示出了三個(gè)時(shí)鐘脈沖周期的一CAS等待時(shí)間。基于此一規(guī)格，在接收到DQM信號(hào)時(shí)，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器102將不會(huì)將任何數(shù)據(jù)置于總線(xiàn)中，而控制芯片100將在正確的時(shí)鐘脈沖周期中提供正確的數(shù)據(jù)。
利用本發(fā)明的系統(tǒng)及方法，具有缺陷的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器將可被使用，相對(duì)地，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的產(chǎn)量得以明顯增加。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍以后附的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種使具有至少一個(gè)缺陷的存儲(chǔ)器可以正確操作的方法，包括下列步驟(a)將該存儲(chǔ)器中的至少一個(gè)缺陷予以遮蓋；(b)對(duì)一控制芯片提供及接收一適當(dāng)?shù)臄?shù)據(jù)。
2.一種使具有至少一個(gè)缺陷的存儲(chǔ)器可以適當(dāng)操作的控制芯片，該控制芯片包括一解碼部件，用以接收指令及地址信號(hào)，以指揮解碼及定時(shí)控制；一列地址比較器，與該解碼部件連通，以決定目前的地址是否對(duì)應(yīng)著具有缺陷的單元的列地址；一行地址比較器，與該解碼部件連通，以決定目前的地址是否對(duì)應(yīng)著具有缺陷的單元的行地址；一命中檢查部件，用以接收來(lái)自該列地址比較器及該行地址比較器的命中信號(hào)，以決定其是否為一最終讀取命中或?qū)懭朊校灰患拇嫫?，用以接收?lái)自該命中檢查部件的信號(hào)，以對(duì)一處理系統(tǒng)，提供及接收對(duì)應(yīng)具有缺陷的單元的數(shù)據(jù)。
全文摘要
一種使具有至少一個(gè)缺陷的存儲(chǔ)器集成電路能正確操作的方法與系統(tǒng),包括將存儲(chǔ)器的至少一個(gè)缺陷予以遮蓋,并對(duì)一控制芯片提供及接收數(shù)據(jù)。該控制芯片包括一用以接收指令及地址信號(hào)的解碼部件,以及一與該解碼部件連通的列地址比較器。該控制芯片還包括一行地址比較器,其與該解碼部件及一接收來(lái)自該列地址比較器以及該行地址比較器的命中信號(hào)的命中檢查部件連通。該控制芯片還包括一寄存器,用以接收來(lái)自命中檢查部件的信號(hào),以對(duì)一處理系統(tǒng)提供及接收數(shù)據(jù)。
文檔編號(hào)G06F12/02GK1383065SQ0111742
公開(kāi)日2002年12月4日 申請(qǐng)日期2001年4月27日 優(yōu)先權(quán)日2001年4月27日
發(fā)明者馬正焜 申請(qǐng)人:馬正焜