專利名稱：減少總存儲器使用量的微電腦系統(tǒng)與方法
技術(shù)領(lǐng)域：
本發(fā)明是提供一種減少總存儲器使用量的微電腦系統(tǒng)及其方法，尤指一種可減少非易失性存儲器使用量的微電腦系統(tǒng)及其方法。
隨著集成電路科技的日益進步，已有越來越多的微電腦系統(tǒng)被設(shè)計出來，以輔助日常一些裝置的操作，如移動電話、空調(diào)、掃描器、路由器等。而與個人電腦系統(tǒng)相較之下，微電腦系統(tǒng)所包含的晶體管數(shù)目較少，故其耗電量小，且因其較為容易設(shè)計，所以其應(yīng)用上也較個人電腦更多樣化。而為了讓微電腦系統(tǒng)的運行能符合不同使用者的需求，通常微電腦系統(tǒng)會被設(shè)計成允許使用者可依其需求來作個別設(shè)定，而這類允許使用者設(shè)定的微電腦系統(tǒng)則尚須利用一存儲裝置來存儲使用者的各項設(shè)定。在眾多可用來存儲數(shù)據(jù)的裝置當中，快閃存儲器(flash memory)因其非易失性(nonvolatile)記憶以及運行穩(wěn)定等特性，而常被用來當作這類微電腦系統(tǒng)的存儲裝置。此外，微電腦系統(tǒng)內(nèi)的快閃存儲器除了如上所述可用來存儲使用者的各項設(shè)定之外，通常還可用來存儲各種控制微電腦系統(tǒng)的作業(yè)程序，例如開機程序、快閃存儲器驅(qū)動程序等，其中快閃存儲器驅(qū)動程序是用來控制數(shù)據(jù)寫入快閃存儲器時的各項操作。需特別說明的，快閃存儲器在使用上有一項限制，那就是不能在將數(shù)據(jù)寫入至快閃存儲器時，同時對該快閃存儲器進行數(shù)據(jù)讀取的動作，因為如果同一時間對快閃存儲器進行數(shù)據(jù)寫入及讀取動作的話，很可能造成快閃存儲器的誤動作，而使數(shù)據(jù)毀損。然而，因微電腦系統(tǒng)在執(zhí)行快閃存儲器驅(qū)動程序以將數(shù)據(jù)寫入快閃存儲器時，須于進行寫入數(shù)據(jù)的動作時讀取快閃存儲器驅(qū)動程序的程序碼來執(zhí)行，故為了確保所寫入的數(shù)據(jù)的正確性，熟知的微電腦系統(tǒng)的作法是將快閃存儲器中的所有程序復制至另一存儲裝置存儲，之后再從該存儲裝置讀取并執(zhí)行其中的快閃存儲器驅(qū)動程序，以避免上述的問題。
請參考

圖1，圖1為熟知微電腦系統(tǒng)(microcomputer)10的功能方塊圖。微電腦系統(tǒng)10是明棋電通公司(Acer Communications & Multimedia Inc.)于該公司型號為FCD E320/E321的網(wǎng)絡(luò)數(shù)據(jù)設(shè)備中所采用，其包含有一處理器(centra1 processing unit，CPU)12用來控制微電腦系統(tǒng)10的操作，一第一芯片(chip)16其內(nèi)形成有一快閃存儲器24，一地址總線(addressbus)18用來傳遞存儲器地址信號，以及一數(shù)據(jù)總線(data bus)22用來傳遞存儲于快閃存儲器26及存儲器24的數(shù)據(jù)。其中，快閃存儲器26內(nèi)存儲有一系統(tǒng)程序28用來控制微電腦系統(tǒng)10的操作，一數(shù)據(jù)文件36用來存儲微電腦系統(tǒng)10的相關(guān)設(shè)定數(shù)據(jù)，以及一快閃存儲器驅(qū)動程序32用來控制快閃存儲器26的操作以使數(shù)據(jù)得以寫到數(shù)據(jù)文件36內(nèi)。另外，存儲器24是一非易失性存儲器(volatile memory)，例如動態(tài)隨機存取存儲器(DRAM)，處理器12可將數(shù)據(jù)暫存于存儲器24內(nèi)。
當微電腦系統(tǒng)10啟動后，處理器12會將快閃存儲器26中所存儲的系統(tǒng)程序28以及快閃存儲器驅(qū)動程序32載入至存儲器24中存儲。請參考圖2，圖2為圖1存儲器24及快閃存儲器26的存儲器地址及區(qū)域分配圖。如圖2所示，快閃存儲器2 6是對應(yīng)至存儲器地址區(qū)域0×80000～0×FFFFF，而存儲器24則對應(yīng)至存儲器地址區(qū)域0×00000～0×7FFFF。其中，快閃存儲器驅(qū)動程序32存儲于快閃存儲器26的存儲器地址區(qū)域0×80400～0×8FFFF中，系統(tǒng)程序28存儲于快閃存儲器26的存儲器地址區(qū)域0×90000～0×F7FFF中，而數(shù)據(jù)文件36則存儲于快閃存儲器26的存儲器地址區(qū)域0×7F800～0×7FAFF之中。當微電腦系統(tǒng)10開始運行時，處理器12會將快閃存儲器26中所有的程序(如系統(tǒng)程序28及快閃存儲器驅(qū)動程序32等)載入至存儲器24里。如圖2所示，處理器12會將系統(tǒng)程序28載入至存儲器24的存儲器地址區(qū)域0×10000～0×78000中，并將快閃存儲器驅(qū)動程序32載入至存儲器24的存儲器地址區(qū)域0×00400～0×0FFFF中存儲，而當處理器12欲執(zhí)行相關(guān)程序碼時，皆會由存儲器24相對的存儲器區(qū)域來讀取。故當處理器12執(zhí)行快閃存儲器驅(qū)動程序32以將數(shù)據(jù)寫入快閃存儲器26的數(shù)據(jù)文件36時，處理器12是由存儲器地址區(qū)域0×00400～0×0FFFF中讀取快閃存儲器驅(qū)動程序32的程序碼來執(zhí)行，因此，微電腦系統(tǒng)10即不需于數(shù)據(jù)寫入至數(shù)據(jù)文件36時從快閃存儲器26來讀取快閃存儲器驅(qū)動程序32的程序碼，進而可確保將數(shù)據(jù)寫入至快閃存儲器26時的正確性。然而，因處理器12是將快閃存儲器26中所有的程序碼皆載入至存儲器24中存儲，故當快閃存儲器26中的程序碼過多時，微電腦系統(tǒng)10將因而相對地須具有較大的總存儲器容量(total memory capacity)。
因此本發(fā)明的主要目的即在于提供一種可減少微電腦系統(tǒng)總存儲器容量的方法，以解決上述的問題。
該微電腦系統(tǒng)包含有一快閃存儲器、一非易失性存儲器以及一處理器。該方法是將存儲于該快閃存儲器中、但會于快閃存儲器數(shù)據(jù)寫入時影響其數(shù)據(jù)寫入正確性的相關(guān)程序載入至該非易失性存儲器中，并使該處理器于讀取這些相關(guān)程序的程序碼時由該非易失性存儲器中讀取，以避免當處理器執(zhí)行該快閃存儲器驅(qū)動程序以將數(shù)據(jù)寫入該快閃存儲器時，該處理器會從該快閃存儲器中讀取任何相關(guān)的程序數(shù)據(jù)。
圖1為熟知微電腦系統(tǒng)的功能方塊圖。
圖2為圖1存儲器及快閃存儲器的存儲器地址及區(qū)域分配圖。
圖3為本發(fā)明微電腦系統(tǒng)的功能方塊圖。
圖4為圖3存儲器及快閃存儲器的存儲器地址及區(qū)域分配圖。
請參考圖3，圖3為本發(fā)明微電腦系統(tǒng)100的功能方塊圖。微電腦系統(tǒng)100包含有一處理器112用來控制微電腦系統(tǒng)100的操作，一第一芯片116其內(nèi)形成有一快閃存儲器126，一第二芯片114其內(nèi)形成有一存儲器124，一地址總線118用來傳遞存儲器地址信號，以及一數(shù)據(jù)總線122用來傳遞存儲于快閃存儲器126及存儲器124的數(shù)據(jù)。其中，快閃存儲器126內(nèi)存儲有一系統(tǒng)程序128用來控制微電腦系統(tǒng)100操作，一數(shù)據(jù)文件136用來存儲微電腦系統(tǒng)100相關(guān)的設(shè)定數(shù)據(jù)，以及一快閃存儲器驅(qū)動程序132用來控制快閃存儲器126操作以將數(shù)據(jù)寫入數(shù)據(jù)文件136內(nèi)。系統(tǒng)程序128包含有一系統(tǒng)函數(shù)庫(system library)138，其包含有各種公用程序，系統(tǒng)程序128及快閃存儲器驅(qū)動程序132需要以呼叫的方式來執(zhí)行系統(tǒng)函數(shù)庫138的部分公用程序。另外，存儲器124是一非易失性存儲器，例如動態(tài)隨機存取存儲器(DRAM)，處理器112可將數(shù)據(jù)暫存于存儲器124內(nèi)。
微電腦系統(tǒng)100可用來控制一網(wǎng)絡(luò)數(shù)據(jù)設(shè)備(未顯示)的操作，當該網(wǎng)絡(luò)數(shù)據(jù)設(shè)備開機時，處理器112會將快閃存儲器126中所存儲的快閃存儲器驅(qū)動程序132載入至存儲器124中存儲。請參考圖4。圖4為圖3存儲器124及快閃存儲器126的存儲器地址及區(qū)域分配圖。如圖4所示，快閃存儲器126是對應(yīng)至存儲器地址區(qū)域0×80000～0×FFFFF，而存儲器124則對應(yīng)至存儲器地址區(qū)域0×00000～0×7FFFF。其中，快閃存儲器驅(qū)動程序132存儲于快閃存儲器126的存儲器地址區(qū)域0×80400～0×8FFFF中，系統(tǒng)程序128存儲于快閃存儲器126的存儲器地址區(qū)域0×90000～0×F7FFF中，而數(shù)據(jù)文件136則存儲于快閃存儲器126的存儲器地址區(qū)域0×F8000～0×FAFFF之中。當微電腦系統(tǒng)100開始運行時，處理器112會將快閃存儲器驅(qū)動程序132載入至存儲器124的存儲器地址區(qū)域0×00400～0×0FFFF中存儲，因此當處理器112執(zhí)行快閃存儲器驅(qū)動程序132以將數(shù)據(jù)寫入數(shù)據(jù)文件136時，處理器112即可從存儲器地址區(qū)域0×00400～0×0FFFF中讀取快閃存儲器驅(qū)動程序132的程序碼來執(zhí)行，而如此一來，微電腦系統(tǒng)100即不需于數(shù)據(jù)文件136數(shù)據(jù)寫入時從快閃存儲器126來讀取快閃存儲器驅(qū)動程序132的程序碼，進而可確保將數(shù)據(jù)寫入至數(shù)據(jù)文件136時的正確性。另外，因處理器112于執(zhí)行快閃存儲器驅(qū)動程序132時，快閃存儲器驅(qū)動程序132會呼叫一些系統(tǒng)程序128的函數(shù)，而為避免因呼叫快閃存儲器126內(nèi)的系統(tǒng)程序128的函數(shù)而造成于進行快閃存儲器126數(shù)據(jù)寫入動作時發(fā)生誤寫數(shù)據(jù)的情況，故處理器112會將包含有系統(tǒng)程序128的公用程序的系統(tǒng)函數(shù)庫138載入至存儲器124的存儲器地址區(qū)域0×10000～0×17FFF中存儲。當快閃存儲器驅(qū)動程序132呼叫系統(tǒng)程序132的函數(shù)時，即可由存儲于存儲器地址區(qū)域0×10000～0×17FFF中的系統(tǒng)函數(shù)庫138取得相關(guān)的函數(shù)，而如此一來即可以避免發(fā)生數(shù)據(jù)誤寫的情況。與熟知微電腦系統(tǒng)10不同的是，微電腦系統(tǒng)100的處理器112于執(zhí)行系統(tǒng)程序128以控制微電腦系統(tǒng)100的操作時，是由快閃存儲器126的存儲器地址區(qū)域0×A0000～0×F7FFF中讀取相關(guān)程序數(shù)據(jù)。因此，比較于熟知的微電腦系統(tǒng)10將所有的系統(tǒng)程序28的程序碼載入至存儲器24存儲，本發(fā)明的微電腦系統(tǒng)100只會將系統(tǒng)程序128中部分會于數(shù)據(jù)寫進快閃存儲器126時被處理器112所讀取的程序碼(如系統(tǒng)函數(shù)庫138)載入至存儲器124存儲，因此微電腦系統(tǒng)100即可在與微電腦系統(tǒng)10具有相同功能的前提下，使用數(shù)據(jù)存儲空間較存儲器24小的存儲器124，如此一來即可達到減少微電腦系統(tǒng)100總存儲器容量的目的。
由上述可知，根據(jù)本發(fā)明用以減少微電腦系統(tǒng)100的總存儲器容量的方法，一般而言包含以下步驟；(A)當微電腦系統(tǒng)100啟動后，將快閃存儲器驅(qū)動程序132以及系統(tǒng)函數(shù)庫138載入至存儲器124中存儲；(B)當處理器110欲將數(shù)據(jù)寫入快閃存儲器126中的數(shù)據(jù)文件136時，使處理器122從存儲器124中讀取快閃存儲器驅(qū)動程序132，以執(zhí)行快閃存儲器驅(qū)動程序132；
(C)當快閃存儲器驅(qū)動程序132呼叫系統(tǒng)函數(shù)庫138時，使快閃存儲器驅(qū)動程序132呼叫存儲于存儲器124中的系統(tǒng)函數(shù)庫138；以及(D)當處理器110執(zhí)行系統(tǒng)程序128時，使處理器110從快閃存儲器126中讀取系統(tǒng)程序128。
請再參考圖3及圖4，當處理器112執(zhí)行系統(tǒng)程序128前，處理器112會藉由地址總線118傳送相關(guān)的地址信號至快閃存儲器126，以從快閃存儲器地址區(qū)域0×A0000～0×F7FFF讀取系統(tǒng)程序128，而當快閃存儲器126接收到相關(guān)的地址信號后即會經(jīng)由數(shù)據(jù)總線122傳送系統(tǒng)程序128的程序碼至處理器112。同理，當處理器112執(zhí)行快閃存儲器驅(qū)動程序132前，處理器112藉由地址總線118傳送相關(guān)的地址信號至存儲器124，以從存儲器地址區(qū)域0×00400～0×0FFFF讀取快閃存儲器驅(qū)動程序132，當存儲器124接收到相關(guān)的地址信號后即會經(jīng)由數(shù)據(jù)總線122傳送快閃存儲器驅(qū)動程序132的碼式碼至該處理器。
另外，如圖3所示，系統(tǒng)程序128另包含一業(yè)界稱為“看門狗(watchdog)”的監(jiān)控程序134。當處理器112執(zhí)行系統(tǒng)程序128時，處理器112會周期性地執(zhí)行監(jiān)控程序134，以確定其所執(zhí)行的系統(tǒng)程序128是否正確。而因監(jiān)控程序134是周期性地經(jīng)由處理器112所執(zhí)行，故處理器112相對的會周期性地讀取監(jiān)控程序134，而為了避免處理器112于執(zhí)行快閃存儲器驅(qū)動程序132以將數(shù)據(jù)寫入快閃存儲器126時，會從快閃存儲器126讀取監(jiān)控程序134，因此當微電腦系統(tǒng)100開啟后，處理器112須將監(jiān)控程序134從快閃存儲器126復制到存儲器124的存儲器地址區(qū)域0×18000～0×1FFFF，之后再由存儲器地址區(qū)域0×18000～0×1FFFF中讀取監(jiān)控程序134來執(zhí)行。
在此需特別說明的，上述的各項程序皆是經(jīng)由一編譯器(compiler)編譯后產(chǎn)生，在編譯器產(chǎn)生各項程序之前，程序設(shè)計人員須事先對各項程序作連結(jié)(link)及定位(locate)的處理，以使微電腦系統(tǒng)100開機時，處理器112會將快閃存儲器驅(qū)動程序132、系統(tǒng)函數(shù)庫138及監(jiān)控程序134載入至存儲器124相對的存儲器地址區(qū)域，并且使處理器112于執(zhí)行相關(guān)程序時，可經(jīng)由事先規(guī)劃好的存儲器地址區(qū)域讀取到相關(guān)的程序碼。另外，編譯器除了可分別產(chǎn)生快閃存儲器驅(qū)動程序132及系統(tǒng)函數(shù)庫138外，編譯器亦可將快閃存儲器驅(qū)動程序132與其所有將會呼叫到的函數(shù)編譯在一起，而如此一來，快閃存儲器驅(qū)動程序132即可不須從系統(tǒng)函數(shù)庫138呼叫相關(guān)的函數(shù)，而處理器112亦不須事先將系統(tǒng)函數(shù)庫138載入至存儲器124存儲。
另外，為了讓使用者操作方便，微電腦系統(tǒng)100可設(shè)計成可讓使用者存儲不同的設(shè)定值，以符合其在不同環(huán)境操作時的需要，而為達到這樣的目的，則需將數(shù)據(jù)文件136分成多個區(qū)段來存儲使用者的不同設(shè)定值。如圖4所示，數(shù)據(jù)文件136可區(qū)分為多個數(shù)據(jù)區(qū)段142、144、146，其中每一數(shù)據(jù)區(qū)段可存儲一組使用者的設(shè)定值，而每一組設(shè)定值則分別對應(yīng)于不同的使用者操作模式。使用者可事先將其最常用的幾組設(shè)定值存儲于數(shù)據(jù)區(qū)段142、144、146中，當需切換微電腦系統(tǒng)10的操作模式時，處理器112再從數(shù)據(jù)區(qū)段142、144、146中讀取相關(guān)的設(shè)定值即可。此外需特別說明的，大部分的快閃存儲器包含有多個存儲器區(qū)段(sectors)，而快閃存儲器是以存儲器區(qū)段為單位來進行數(shù)據(jù)寫入的動作，當有數(shù)據(jù)要寫進一記憶區(qū)段時，該記憶區(qū)段所存儲的數(shù)據(jù)會先遭到完全的抹除(erase)，之后改變后的數(shù)據(jù)才會寫進該記憶區(qū)段中。然而微電腦系統(tǒng)100的每一組使用者的設(shè)定值其數(shù)據(jù)量通常不會太大，因此若微電腦系統(tǒng)100所使用的快閃存儲器126其每一存儲器區(qū)段的存儲空間較所欲寫入的數(shù)據(jù)量大很多的話，不但會造成微電腦系統(tǒng)100于存儲數(shù)據(jù)時所需花費的時間較長，且會造成可存儲存儲器空間的浪費。因此，在設(shè)計微電腦系統(tǒng)100時通常會選用存儲器區(qū)段存儲空間較小的快閃存儲器，如SST公司(Silicon Storage Technology，Inc)所生產(chǎn)的型號SST28SF040A/SST28VF040A的快閃存儲器。
比較于熟知微電腦系統(tǒng)未經(jīng)規(guī)劃而將快閃存儲器中所有程序碼載入至存儲器中，以避免誤寫數(shù)據(jù)至快閃存儲器的方式，本發(fā)明僅將快閃存儲器中會影響快閃存儲器數(shù)據(jù)寫入動作的相關(guān)程序載入存儲器，因此利用本發(fā)明的方法，即可設(shè)計出存儲器容量較小但功能與熟知微電腦系統(tǒng)相同的微電腦系統(tǒng)。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種減少一微電腦系統(tǒng)的總存儲器容量的方法，該微電腦系統(tǒng)包含有一快閃存儲器，其內(nèi)存儲有一數(shù)據(jù)文件，用來存放該微電腦系統(tǒng)的相關(guān)設(shè)定數(shù)據(jù)；一快閃存儲器驅(qū)動程序，用來控制該快閃存儲器的操作以將數(shù)據(jù)寫入該數(shù)據(jù)文件；以及一系統(tǒng)程序，用來控制該微電腦系統(tǒng)的操作；一存儲器，用來存儲程序及數(shù)據(jù)；以及一處理器，用來執(zhí)行該系統(tǒng)程序以控制該微電腦系統(tǒng)的操作；該方法包含下面步驟當該微電腦系統(tǒng)啟動后，將該快閃存儲器驅(qū)動程序載入至該存儲器中存儲；當該處理器欲將數(shù)據(jù)寫入該快閃存儲器的數(shù)據(jù)文件時，使該處理器從該存儲器中讀取該快閃存儲器驅(qū)動程序，以執(zhí)行該快閃存儲器驅(qū)動程序；以及當該處理器執(zhí)行該系統(tǒng)程序時，使該處理器從該快閃存儲器中讀取該系統(tǒng)程序。
2.如權(quán)利要求1所述的方法，其中該快閃存儲器另存儲一監(jiān)控程序，當該處理器執(zhí)行該系統(tǒng)程序時，該處理器會周期性地執(zhí)行該監(jiān)控程序，以確定其所執(zhí)行的系統(tǒng)程序的正確性，該方法另包含下面步驟當該微電腦系統(tǒng)啟動后，將該監(jiān)控程序載入至該存儲器中存儲；以及當該處理器執(zhí)行該監(jiān)控程序時，使該處理器從該存儲器中讀取該監(jiān)控程序。
3.如權(quán)利要求1所述的方法，其中該系統(tǒng)程序包含有一系統(tǒng)函數(shù)庫，當該處理器執(zhí)行該快閃存儲器驅(qū)動程序時，該快閃存儲器驅(qū)動程序會呼叫該系統(tǒng)函數(shù)庫，該方法另包含下面步驟當該微電腦系統(tǒng)啟動后，將該系統(tǒng)函數(shù)庫載入至該存儲器中存儲；以及當該快閃存儲器驅(qū)動程序呼叫該系統(tǒng)函數(shù)庫時，使該快閃存儲器驅(qū)動程序呼叫存儲于該存儲器中的系統(tǒng)函數(shù)庫。
4.如權(quán)利要求1所述的方法，其中該存儲器是一非易失性存儲器。
5.如權(quán)利要求1所述的方法，其中該系統(tǒng)程序是存儲于該快閃存儲器的一第一存儲器地址區(qū)域，而該處理器是將該快閃存儲器驅(qū)動程序存儲于該存儲器的一第二存儲器地址區(qū)域。
6.如權(quán)利要求5所述的方法，其中該微電腦系統(tǒng)另包含一地址總線，用來傳遞存儲器地址信號，該方法另包含下面步驟當該處理器執(zhí)行該系統(tǒng)程序前，使該處理器藉由該地址總線傳送相關(guān)的地址信號至該快閃存儲器，以從該第一存儲器地址區(qū)域讀取該系統(tǒng)程序；以及當該處理器執(zhí)行該快閃存儲器驅(qū)動程序前，使該處理器藉由該地址總線傳送相關(guān)的地址信號至該存儲器，以從該第二存儲器地址區(qū)域讀取該快閃存儲器驅(qū)動程序。
7.如權(quán)利要求1所述的方法，其中該微電腦系統(tǒng)另包含一數(shù)據(jù)總線，用來傳遞存儲于該快閃存儲器及該存儲器中的數(shù)據(jù)，該方法另包含下面步驟當該處理器執(zhí)行該系統(tǒng)程序前，使該快閃存儲器經(jīng)由該數(shù)據(jù)總線傳送該系統(tǒng)程序的程序碼至該處理器；以及當該處理器執(zhí)行該快閃存儲器驅(qū)動程序前，使該存儲器經(jīng)由該數(shù)據(jù)總線傳送該快閃存儲器驅(qū)動程序的程序碼至該處理器。
8.如權(quán)利要求1所述的方法，其中該微電腦系統(tǒng)另包含有一第一芯片及一第二芯片，而該快閃存儲器是形成于該第一芯片之上，該存儲器則形成于該第二芯片之上。
9.如權(quán)利要求1所述的方法，其中該微電腦用來控制一網(wǎng)絡(luò)數(shù)據(jù)設(shè)備的操作。
10.一種微電腦系統(tǒng)，該微電腦系統(tǒng)包含有一快閃存儲器，其內(nèi)存儲有一數(shù)據(jù)文件，用來存放該微電腦系統(tǒng)的相關(guān)設(shè)定數(shù)據(jù)；一快閃存儲器驅(qū)動程序，用來控制該快閃存儲器的操作以將數(shù)據(jù)寫入該數(shù)據(jù)文件；以及一系統(tǒng)程序，用來控制該微電腦系統(tǒng)的操作；一存儲器，用來存儲程序及數(shù)據(jù)；以及一處理器，用來執(zhí)行該系統(tǒng)程序以控制該微電腦系統(tǒng)的操作；其中當該微電腦系統(tǒng)啟動后，該處理器會將該快閃存儲器驅(qū)動程序載入至該存儲器中存儲，當該處理器欲將數(shù)據(jù)寫入該快閃存儲器的數(shù)據(jù)文件內(nèi)時，該處理器會從該存儲器中讀取該快閃存儲器驅(qū)動程序并執(zhí)行該快閃存儲器驅(qū)動程序，而當該處理器停止執(zhí)行該快閃存儲器驅(qū)動程序且欲執(zhí)行該系統(tǒng)程序以控制該微電腦系統(tǒng)的操作時，該處理器會從該快閃存儲器中讀取該系統(tǒng)程序。
11.如權(quán)利要求10所述的微電腦系統(tǒng)，其中該快閃存儲器另存儲一監(jiān)控程序，當該微電腦系統(tǒng)啟動后，該處理器會將該監(jiān)控程序載入至該存儲器中存儲，而當該處理器執(zhí)行該系統(tǒng)程序時，該處理器會周期性地從該存儲器中讀取并執(zhí)行該監(jiān)控程序，以確定其所執(zhí)行的系統(tǒng)程序的正確性。
12.如權(quán)利要求10所述的微電腦系統(tǒng)，其中該系統(tǒng)程序包含有一系統(tǒng)函數(shù)庫，當該微電腦系統(tǒng)啟動后，該處理器會將該系統(tǒng)函數(shù)庫載入至該存儲器中存儲，而當該處理器執(zhí)行該快閃存儲器驅(qū)動程序時，該快閃存儲器驅(qū)動程序會呼叫存儲于該存儲器中的系統(tǒng)函數(shù)庫。
13.如權(quán)利要求10所述的微電腦系統(tǒng)，其中該存儲器是一非易失性存儲器。
14.如權(quán)利要求10所述的微電腦系統(tǒng)，其中該系統(tǒng)程序是存儲于該快閃存儲器的一第一存儲器地址區(qū)域，而該處理器是將該快閃存儲器驅(qū)動程序存儲于該存儲器的一第二存儲器地址區(qū)域。
15.如權(quán)利要求14所述的微電腦系統(tǒng)，其另包含一地址總線，用來傳遞存儲器地址信號，當該處理器執(zhí)行該系統(tǒng)程序前，會經(jīng)由該地址總線傳送相關(guān)的地址信號至該快閃存儲器以從該第一存儲器地址區(qū)域讀取該系統(tǒng)程序，而當該處理器執(zhí)行該快閃存儲器驅(qū)動程序前，會經(jīng)由該地址總線傳送相關(guān)的地址信號至該存儲器以從該第二存儲器地址區(qū)域讀取該快閃存儲器驅(qū)動程序。
16.如權(quán)利要求10所述的微電腦系統(tǒng)，其另包含一數(shù)據(jù)總線，用來傳遞存儲于該快閃存儲器及該存儲器中的數(shù)據(jù)，當該處理器執(zhí)行該系統(tǒng)程序前，該快閃存儲器會經(jīng)由該數(shù)據(jù)總線傳送該系統(tǒng)程序的程序碼至該處理器，而當該處理器執(zhí)行該快閃存儲器驅(qū)動程序前，該存儲器會經(jīng)由該數(shù)據(jù)總線傳送該快閃存儲器驅(qū)動程序的程序碼至該處理器。
17.如權(quán)利要求10所述的微電腦系統(tǒng)，其包含有一第一芯片及一第二芯片，該快閃存儲器是形成于該第一芯片之上，而該存儲器則形成于該第二芯片之上。
18.如權(quán)利要求10所述的微電腦系統(tǒng)，其中該微電腦系統(tǒng)是用來控制一網(wǎng)絡(luò)數(shù)據(jù)設(shè)備的操作。
全文摘要
一種減少總存儲器使用量的微電腦系統(tǒng)與方法,該微電腦系統(tǒng)包含有:一快閃存儲器、一非易失性存儲器以及一處理器。其中該快閃存儲器存儲有一快閃存儲器驅(qū)動程序,用來控制該快閃存儲器的操作以將數(shù)據(jù)寫入該快閃存儲器。本方法是將快閃存儲器驅(qū)動程序以及存儲于該快閃存儲器中的相關(guān)程序事先載入至該非易失性存儲器中,以避免當處理器執(zhí)行該快閃存儲器驅(qū)動程序以將數(shù)據(jù)寫入該快閃存儲器時,該處理器會從該快閃存儲器中讀取任何相關(guān)的程序數(shù)據(jù)。
文檔編號G06F9/30GK1388445SQ01119549
公開日2003年1月1日 申請日期2001年5月29日 優(yōu)先權(quán)日2001年5月29日
發(fā)明者陳培超 申請人:明碁電通股份有限公司