專利名稱：快速放電線路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種快速放電線路，可應(yīng)用于個(gè)人電腦、筆記型電腦及電腦周邊設(shè)備。
由于電路中各元件工作時(shí)序的差異，及電路與接地端之間的離散電容耦合，因此在系統(tǒng)工作結(jié)束關(guān)閉電源后，需有一延遲時(shí)間使系統(tǒng)的工作電壓降至0伏特。以電腦設(shè)備為例，其系統(tǒng)的工作電壓約在3.3-5伏特，當(dāng)系統(tǒng)關(guān)閉后約需2秒的延遲時(shí)間，才能使工作電壓降至0伏特。
請參照

圖1，圖1是已知的電腦設(shè)備的放電電路的電路圖，已知的電腦設(shè)備的放電電路為一負(fù)載元件30。在電腦設(shè)備10結(jié)束工作時(shí)，工作電壓V0經(jīng)由負(fù)載元件30與接地端20耦接，來達(dá)成放電目的。
但電腦設(shè)備10在工作中，因負(fù)載元件30與電腦設(shè)備10相連接，會(huì)持續(xù)消耗電力，造成電腦設(shè)備10不必要的功率消耗，而且此設(shè)計(jì)方法忽略了延遲時(shí)間所產(chǎn)生的問題。
請參照圖2，圖2為已知的電腦設(shè)備的放電電路之的電時(shí)間與電壓關(guān)系圖。
電腦設(shè)備關(guān)機(jī)后，其電壓會(huì)由工作電壓V0下降，直到延遲時(shí)間T2才會(huì)降至0伏特。若在電腦設(shè)備關(guān)閉電源的延遲時(shí)間T2內(nèi)再次啟動(dòng)系統(tǒng)，亦即在時(shí)間T1再次啟動(dòng)系統(tǒng)而T1＜T2，因?yàn)檠舆t時(shí)間T2內(nèi)的電壓尚未降至0伏特，電腦設(shè)備的系統(tǒng)內(nèi)仍有電壓存在，重新啟動(dòng)系統(tǒng)時(shí)，不完全放電所殘存的電壓會(huì)與電源供應(yīng)器所提供電壓在啟動(dòng)的瞬間形成一個(gè)突波電壓Vp，此突波電壓Vp容易造成電腦設(shè)備的系統(tǒng)運(yùn)作錯(cuò)誤，甚至造成電腦設(shè)備的損害，例如存儲(chǔ)器故障、揚(yáng)聲系統(tǒng)產(chǎn)生噪聲。
綜上所述，如何改善電腦設(shè)備的放電電路，使電腦設(shè)備得以而迅速而安全的放電，乃一尚待解決的技術(shù)課題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出一種快速速放電線路，由邏輯門(Logic Gate)、晶體管與負(fù)載元件耦接所組成。當(dāng)電腦設(shè)備正常供應(yīng)電源時(shí)，邏輯門不輸出驅(qū)動(dòng)信號，快速放電線路亦不動(dòng)作。當(dāng)電腦設(shè)備關(guān)機(jī)時(shí)，因電腦設(shè)備的電壓下降，利用邏輯門的特性輸出驅(qū)動(dòng)信號而啟動(dòng)晶體管，使電腦設(shè)備直接接地，使電壓可快速導(dǎo)入接地端。
本明的目的在于有效縮短電腦設(shè)備系統(tǒng)關(guān)閉時(shí)的放電時(shí)間，該電路是利用邏輯門來檢測系統(tǒng)工作電壓，并將邏輯門的輸出信號作為晶體管的控制信號，而達(dá)到加速放電的效果。
本發(fā)明的另一目的在于減少功率損耗，當(dāng)電腦設(shè)備正常工作時(shí)，本放電電路不動(dòng)作，不致消耗功率。
本發(fā)明的快速放電線路40設(shè)置于電腦設(shè)備10，在電腦設(shè)備10關(guān)閉電源時(shí)，可將該電腦設(shè)備10的工作電壓快速導(dǎo)入接地端20。
本發(fā)明包含邏輯門41、晶體管42、負(fù)載元件43。
邏輯門41的輸入端連接于電腦設(shè)備10的工作電壓，其控制端連接于電腦設(shè)備10的工作電壓與臨界電壓，并在電腦設(shè)備10的工作電壓低于臨界電壓時(shí)觸發(fā)邏輯門41而在輸出端產(chǎn)生驅(qū)動(dòng)信號，邏輯門41可為反相器。
晶體管42的柵極(Gate)耦接于邏輯門41的輸出端，用以接收邏輯門41產(chǎn)生的驅(qū)動(dòng)信號，其源極(Source)耦接于接地端20，用以放電。晶體管42可為P型金屬氧化物半導(dǎo)體(P-metal-oxide semiconductor，以下簡稱P-MOS)。
負(fù)載元件43耦接于晶體管的漏極(Drain)，用于提供晶體管42一個(gè)負(fù)載電壓，負(fù)載元件43可為一電阻。
電腦設(shè)備40的工作電壓與邏輯門41的輸入端耦接，并由工作電壓與臨界電壓提供邏輯門42作邏輯運(yùn)算。
邏輯門41的輸出端與晶體管42的柵極耦接，如此可將邏輯門41的運(yùn)算結(jié)果轉(zhuǎn)化為驅(qū)動(dòng)信號由輸出端傳至晶體管42。
發(fā)明亦提供一工作電壓經(jīng)由負(fù)載元件43與晶體管42的漏極連接，負(fù)載元件43可形成負(fù)載電壓供晶體管42工作，而晶體管42的源極直接耦接接地端20用以放電。
本快速放電線路在電腦設(shè)備正常工作時(shí)，電腦設(shè)備的工作電壓V0提供電壓信號給邏輯門41，當(dāng)工作電壓不小于臨界電壓，邏輯門41因其邏輯特性的動(dòng)作，故輸出端并無驅(qū)動(dòng)信號輸出，電路亦不動(dòng)作。
當(dāng)電腦設(shè)備10關(guān)閉電源時(shí)，工作電壓V0下降至低于VT，邏輯門41r觸發(fā)端SB即觸發(fā)而產(chǎn)生驅(qū)動(dòng)訊號，此驅(qū)動(dòng)訊號連接至晶體管42的柵極，使晶體管42導(dǎo)通，速放電線路40開始運(yùn)作。
請參照圖4，圖4是本發(fā)明快速放電線路的放電時(shí)間與電壓關(guān)系圖。
電腦設(shè)備關(guān)機(jī)后，其電壓會(huì)由工作電壓V0下降，當(dāng)工作電壓V0低于臨界電壓VT，亦即V0＜VT，邏輯門的觸發(fā)端SB即觸發(fā)而產(chǎn)生驅(qū)動(dòng)訊號，此驅(qū)動(dòng)訊號使晶體管導(dǎo)通，電腦設(shè)備的工作電壓V0可快速放電，并在時(shí)間T3放電完成，此時(shí)間T3較已知技術(shù)的放電完成時(shí)間(例如圖2的T1)短。
當(dāng)電腦系統(tǒng)在時(shí)間T3重新啟動(dòng)電源，因電腦設(shè)備已在延遲時(shí)間T4完成放電，所以可立即取得一正常的工作電壓V0。
本發(fā)明快速放電線路，在系統(tǒng)結(jié)束工作關(guān)閉電源時(shí)，能較已知的電腦設(shè)備的放電線路，更快速的使工作電壓降至0伏特，可縮短因電腦設(shè)備放電所造成的時(shí)間延遲。因此當(dāng)電腦設(shè)備關(guān)閉后，立刻重新啟動(dòng)，本發(fā)明所提出的快速放電線路能避免突波電壓對電腦設(shè)備系統(tǒng)產(chǎn)生的不良影響。
而且本發(fā)明在系統(tǒng)常工作時(shí)，快速放電線路完全不運(yùn)作，因此可避免不必要的功率損耗，而減輕電腦設(shè)備系統(tǒng)的負(fù)擔(dān)，進(jìn)而達(dá)到節(jié)的能源。
雖然本發(fā)明以前述的較全實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何熟悉本技術(shù)領(lǐng)域者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)由所附權(quán)利要求書來確定。
權(quán)利要求
1.一種快速放電線路，設(shè)置于一電腦設(shè)備中，在該電腦設(shè)備關(guān)閉電源時(shí)，可將該電腦設(shè)備的工作電壓快速速導(dǎo)入一接地端，該快速放電線路至少包含一邏輯門，其輸入端連接于該電腦設(shè)備的工作電壓，其控制端連接于該電腦設(shè)備的工作電壓與一臨界電壓，并在該電腦設(shè)備的工作電壓低于該臨界電壓時(shí)觸發(fā)該邏輯門而在其輸出端產(chǎn)生驅(qū)動(dòng)信號；一晶體管，其柵極耦接于該邏輯門的輸出端，用以接收驅(qū)動(dòng)信號，其源極耦接于該接地端用以放電；以及一負(fù)載元件，耦接于該晶體管的漏極，用于提供該晶體管一負(fù)載電壓
2.如權(quán)利要求1所述的快速放電線路，其特征在于，該邏輯門為一反向器。
3.如權(quán)利要求1所述的快速放電線路，其特征在于，該晶體管為P-MOS晶體管。
4.如權(quán)利要求1所述的快速速放電線路，其特征在于，該負(fù)載元件為一電阻。
全文摘要
本發(fā)明提供是一種快速放電線路，設(shè)置于電腦設(shè)備中，由邏輯門、晶體管與負(fù)載元件耦接所組成；當(dāng)電腦設(shè)備正常供應(yīng)電源時(shí)，邏輯門不輸出驅(qū)動(dòng)信號，本電路亦不動(dòng)作；當(dāng)電腦設(shè)備關(guān)閉電源時(shí)，利用邏輯門的特性輸出驅(qū)動(dòng)信號而控制晶體管，并通過負(fù)載元件上的壓降，使電腦設(shè)備的工作電壓，快速導(dǎo)入接地端。
文檔編號G06F1/32GK1472620SQ0112271
公開日2004年2月4日 申請日期2001年7月6日 優(yōu)先權(quán)日2001年7月6日
發(fā)明者黃茂倉 申請人:神達(dá)電腦股份有限公司