專利名稱：由可改變的指令格式而提高程序碼密集度的微控制器結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于嵌入式系統(tǒng)的微控制器結(jié)構(gòu)，尤其指一種由可改變的指令格式而提高程序碼密集度的微控制器結(jié)構(gòu)。
高整合度是嵌入式系統(tǒng)(Embedded System)中非常重要的特色之一，而伴隨著嵌入式設(shè)備處理的功能日益增加，只讀存儲器(ROM)的容量亦隨之增加。但較大容量的只讀存儲器已逐漸變成影響整體系統(tǒng)成本的主要因素，而且也可能是指令提取的瓶頸所在，因而進(jìn)一步影響執(zhí)行效能。
要解決此一問題，技術(shù)上所面臨的挑戰(zhàn)即是在不犧牲系統(tǒng)功能性與執(zhí)行效能的條件下，如何減少只讀存儲器的容量？目前已提出的解決方案可歸納成二類，(1)提供原始指令集結(jié)構(gòu)的精簡版(Compact Subset ofthe Original ISA)，及(2)采用指令區(qū)塊導(dǎo)向的壓縮方法(Instruction BlookOriented Compression Scheme)。
前述第一種方案的典型代表為ARM Thumb與SGI MIPS16，它們分別為ARM與MIPS的精簡版。此類方法較常用于原始指令集為32位元的指令長度，由減少每個欄位的位元數(shù)而達(dá)到16位元的指令長度，因此是原來指令集的精簡版。以MIPS為例說明，MIPS的指令是32位元固定長度的指令格式，分成三類別I類(Immediate)、J類(Jump)及R類(Register-to-Register)。以I類為例，如

圖1所示，它由運算碼(Opcode)、來源暫存器(Source Register)、目標(biāo)暫存器(Target Register)、及立即值(Immediate Value)欄位所構(gòu)成。在某些預(yù)先規(guī)范的條件下，若縮小每個欄位的長度，即可得到相對應(yīng)的I類16位元精簡版(如圖的MIPS16所示)。
由此類似的方法，可以定義出MIPS精簡版指令集MIPS16。因此，使用MIPS16表示的程序碼會減少其長度。而在硬件方面，如圖2所示，需額外加入MIPS16解壓縮邏輯22，以將由指令快取存儲器21中所提取的MIPS16的指令解壓縮(還原)為MIPS指令，然后再饋入原來標(biāo)準(zhǔn)的MIPS管線23中加以執(zhí)行。
前述方案有下列缺點(1)通常精簡版指令集不能單獨存在，并須與原始的指令集結(jié)構(gòu)共存，因而，降低了彈性。(2)因為是精簡版也是子集合的緣故，所以會造成原始程序指令數(shù)的增加，降低壓縮的效果。(3)硬件實作方面乃是通過解壓縮邏輯的輔助而依序完成，所以可能影響原始的管線設(shè)計造成臨界路徑(Critical Path)，進(jìn)而降低執(zhí)行速率。(4)沒有針對不同的應(yīng)用程序執(zhí)行不同程度的壓縮優(yōu)化(Optimization)，而提供訂制(ustomization)的好處。
又，前述第二類方案的典型代表為IBM CodePack與Wolfe CCRP(Compressed Code RISC Processor)。此方案通常為了達(dá)到執(zhí)行時期解壓縮的有效性，大多數(shù)乃采用修正的赫夫曼(Huffman)編碼作為壓縮的演算法，把指令快取列(Instruction Cache Line)作為壓縮單位，將壓縮后的程序儲存在主存儲器中，而指令快取存儲器乃存放解壓縮后的指令。
以CCRP為例，圖3顯示了CCRP中存儲器系統(tǒng)的組織結(jié)構(gòu)。如上所述，指令存儲器31(Instruction Memory)儲存了壓縮后的程序碼，而指令快取存儲器32(Instruction Cache)則存放未壓縮的指令；另外，快取存儲器回填引擎33(Cache Refill Engine)則負(fù)責(zé)指令解壓縮的動作。程序執(zhí)行時，若發(fā)生快取存儲器存取擊中(Cache Hit)時則中央處理單元34(CPU)乃直接提取此未壓縮的指令列加以執(zhí)行。但是，當(dāng)發(fā)生快取存儲器存取未擊中(Cache Miss)時，快取存儲器回填引擎33會從指令存儲器31中提取壓縮后的指令，執(zhí)行解壓縮，再將解壓縮后的指令存入指令快取存儲器33中，然后CPU34再從指令快取存儲器32中提取剛存入的指令繼續(xù)執(zhí)行。
另，此存儲器系統(tǒng)并采用了行位址表311(Line Address Table，LAT)與快取行位址緩沖器35(Cache Line Address Lookaside Buffer，CLB)。此行位址表311乃是在壓縮階段時由壓縮軟件工具所產(chǎn)生，用以映對未壓縮指令區(qū)塊的位址至壓縮后的指令區(qū)塊的位址，以便解決控制轉(zhuǎn)移(Control Transfer)指令所造成分歧目的位址(Branch Target Address)不一致的問題。而快取行位址繪沖器35則是輔助行位址表311的使用，減少快取存儲器存取未擊中時指令回填所需的時間。
前述方案則有下列的缺點(1)當(dāng)指令區(qū)塊大小遞減時，LAT儲存表格的額外負(fù)擔(dān)就會遞增。(2)在微控制器(Microcontroller)或較低階的嵌入式應(yīng)用中，并沒有指令快取存儲器的存在，所以此方法不適用于這些系統(tǒng)。(3)沒有針對不同的應(yīng)用程序執(zhí)行不同程度的壓縮優(yōu)化，而提供訂制(Customization)的好處。
由是可知，前述用以減少程序碼的大小的已知技術(shù)仍有諸多失，而無法滿足實際需要，因而仍有予以改進(jìn)的必要。
本發(fā)明的目的豐提供一種由可改變的指令格式而提高程序碼密集度的微控制器結(jié)構(gòu)，以通過指令壓縮的方式，在不犧牲系統(tǒng)功能性與執(zhí)行效能的條件下，降低只讀存儲器容量的需求，進(jìn)而減少整體系統(tǒng)的成本。
為達(dá)到前述目的，本發(fā)明的微控制器結(jié)構(gòu)包括一存儲器，儲存有壓縮后的指令，其中，每一壓縮的指令由一群組字首附加至少一索引所構(gòu)成；一壓縮指令緩沖器，用以將自存儲器所提取的指令予以存放緩沖；一下個位址邏輯，依據(jù)微控制器的目前狀態(tài)以決定是否自存儲器提取指令，或是直接將壓縮指令緩沖器的下一個指令送出；以及一指令解壓縮器，用以將由該壓縮指令緩沖器所送出的目前壓縮指令加以解壓縮成原始指令格式；其中，該指令解壓縮器具有復(fù)數(shù)個指令群解碼表，每一指令群解碼表儲存有預(yù)定類型的原始指令，該指令解壓縮器依據(jù)該壓縮指令的群組字首而選擇一指令群解碼表，并以該壓縮指令的索引來搜尋取出該指令群解碼表的相對應(yīng)原始指令。
其包含一解碼與執(zhí)行單元，以將解壓縮的指令解碼成硬件控制訊號，以操控執(zhí)行核心執(zhí)行相應(yīng)的動作。
該指令解碼器包括一指令群萃取器及一多工器，該指令群萃取器用以將由該壓縮指令緩沖器所送出的目前壓縮指令加以分解，以依據(jù)壓縮指令的群組字首來控制該多工器，選擇一指令群解碼表，并以壓縮指令的索引來搜尋取出該指令群解碼表中相對應(yīng)的原始指令，而由該多工器輸出至該解碼器與執(zhí)行單元以執(zhí)行。
該存儲器為一只讀存儲器。
該存儲器所儲存的壓縮指令由一第一群組字首附加一指令索引所構(gòu)成，該指令索引值用于搜尋一第一指令群解碼表，而該第一指令群解碼表存放有對應(yīng)的原始指令。
該存儲器所儲存的壓縮指令由一第二群組字首附加一表示分歧條件碼的運算碼索引及一表示分歧目的位址的位移索引所構(gòu)成，該運算碼索引及該位移索引分別用以搜尋一第二指令群解碼表的第一及第二解碼子表，該第一解碼子表存放有對應(yīng)的原始指令的分歧條件碼，該第二解碼子表存放有對應(yīng)的原始指令的分歧目的位址。
該存儲器所儲存的壓縮指令由一第三群組字首附加一表示運算碼的運算碼索引及一表示立即值的立即索引，該運算碼索引及該立即索引分別用以搜尋一第三指令群解碼表的第三及第四解碼子表，該第三解碼子表存放有對應(yīng)的原始指令的運算碼，該第四解碼子表存放有對應(yīng)的原始指令的立即值。
該存儲器中亦儲存有一第四群組字首附加原始指令的程序碼。
該群組字首為固定長度。
該存儲器中出現(xiàn)頻率較高的指令具有較短的群組字首。
下面以較佳實施例并結(jié)合附圖對本發(fā)明作詳細(xì)說明，其中圖1顯示已知MIPS及MIPS16指令的映對關(guān)系；圖2概略顯示已知MIPS16系統(tǒng)的硬件結(jié)構(gòu)；圖3概略顯示已知CCRP的存儲器系統(tǒng)結(jié)構(gòu)；圖4顯示以使用本發(fā)明的微控制器結(jié)構(gòu)來提供嵌入式系統(tǒng)設(shè)計的解決方案；圖5顯示依據(jù)本發(fā)明的訂制指令與解碼表格間的關(guān)系；圖6顯示本發(fā)明的微控制器結(jié)構(gòu)的方塊圖；圖7顯示本發(fā)明的微控制器結(jié)構(gòu)中的指令解壓縮器的方塊圖。
有關(guān)本發(fā)明的由可改變的指令格式而提高程序碼密集度的微控制器結(jié)構(gòu)的一較佳實施例，請先參照圖4所示以使用的結(jié)構(gòu)來提供嵌入式系統(tǒng)設(shè)計的解決方案，其設(shè)計基于以下特性
(1)嵌入式系統(tǒng)中，應(yīng)用程序的特定功能且不隨時改變，亦即，在產(chǎn)品開發(fā)階段，程序的規(guī)格與特性大致已固定。
(2)一般而言，不論是組合語言程序碼或是編譯器產(chǎn)生的程序碼均趨向僅使用所有可用指令中的少量指令。
因此，如圖4所示，在程序開發(fā)階段(Coding Phase)，前述的方案如傳統(tǒng)方式一般，依然可用組合語言或高階語言(例如C)撰寫應(yīng)用程序，而得到原始指令集(未壓縮)所構(gòu)成的執(zhí)行檔43。接著，在編碼(壓縮)階段(Encoding Phase)，可通過壓縮軟件工具(例如Profiler、Translator)的輔助而得到訂制指令集46(壓縮)所構(gòu)成的執(zhí)行檔44，以及可供解碼的資訊45，以進(jìn)一步用于微控制器結(jié)構(gòu)41的硬件設(shè)計。
前述訂制的指令集46可以依據(jù)原始指令的特色(例如出現(xiàn)頻率與指令格式)加以歸類成不同的指令群(Instruction Group)，然后以更精簡的方式表示，而達(dá)到指令壓縮的效果。例如以較少的位元數(shù)表示較常出現(xiàn)的指令，而此新的訂制指令即代表某一表格的索引值；而微控制器結(jié)構(gòu)41即可利用表格查詢(Table Lookup)方式對應(yīng)出原來的指令或直接解碼出控制訊號。
圖5顯示了前述訂制指令與可供解碼的資訊的解碼表格間的關(guān)系的一范例。在此范例中，系假設(shè)將原來指令歸類成四種指令群組G1R-Group(Instruction without Immediate)，此指令群通常為由最簡單的指令所構(gòu)成，它不是控制轉(zhuǎn)移的指令，也不是含有立即值的指令。
G2C-Group(Control Transfer)，此類型指含有控制轉(zhuǎn)移的指令，通常它也含有分歧目的的位址欄位。
G3I-Group(Instruction with Immediate)，此類型指令為含有立即值的指令，但不是控制轉(zhuǎn)移指令。
G4M-Group(Miscellaneous Instruction)，此類型是指未歸類的指令。
對于G1類型的指令，其對應(yīng)的訂制指令由群組字首(Group Prefix)GI附加一指令索引(Instruction Index)欄位所構(gòu)成，其中，該指令索引值用于搜尋對應(yīng)GI指令群解碼表51，而該GI指令群解碼表51即存放有對應(yīng)的原始指令。
對于G2類型的指令，其對應(yīng)的訂制指令由群組字首G2附加一表示分歧條件碼的運算碼索引(Opcode Index)及一表示分歧目的位址的位移索引(Displacement Index)欄位所構(gòu)成，而此二個索引值是分別用于搜尋G2指令群解碼表52的兩個不同的解碼子表521及522，而該解碼子表521即存放有對應(yīng)的原始指令的分歧目的位址。由此，可映對出不同的資訊而構(gòu)成完整的指令解碼。
對于G3類型的指令，其對應(yīng)的訂制指令由群組字首G3附加一表示運算碼的運算碼索引(Opcode Index)及一表示立即值的立即索引(Immediate Index)，而此二個索引值是分別用于搜尋G3指令群解碼表53的兩個不同的解碼子表531及532，而該解碼子表531即存放有對應(yīng)的原始指令的運算碼，該解碼子表532存放有對應(yīng)的原始指令的立即值。由此，可映對出不同的資訊而構(gòu)成完整的指令解碼。
而G4類型的指令是屬于沒有壓縮的指令，所以，此類型不需用解碼表解壓縮成原來的指令格式，而是用原來的方式加以解碼，因此，其對應(yīng)的訂制指令由群組字首G4附加原始的指令(Original Instruction)。
前述群組字首G1-G4可為固定長度(例如2位元)，亦可為可變長度的編碼，例如依據(jù)赫夫曼(Huffman)編碼而將較短的碼賦予給出現(xiàn)頻率較高的類型的指令的群組字首。
前述所歸納的G1-G4指令群僅為一示例，在實際應(yīng)用時，可以依據(jù)應(yīng)用程序的特性與硬件實作考量，配合著Profiling資訊，再加以明確定義，定義指令群的分類方式與總數(shù)、群組字首的格式與長度、及訂制指令的長度等選項，以依據(jù)應(yīng)用程序的不同做優(yōu)化處理，達(dá)到訂制(Customization)的效果。而其中顯而易見的限制就是，大部分訂制指令的指令長度必須小于原始指令的長度，如此才會達(dá)到指令壓縮的效果。
經(jīng)壓縮后的訂制指令由本發(fā)明的微控制器結(jié)構(gòu)41所執(zhí)行，圖6即顯示了本發(fā)明的微控制器結(jié)構(gòu)41的方塊圖，其包括有一存儲器61、一壓縮指令緩沖器62、一下個位址邏輯63、一指令解壓縮器64、及一解碼與執(zhí)行單元65，其中，該存儲器61用以儲存壓縮后的程序碼，由于嵌入式系統(tǒng)的程序碼不需要修改，所以該存儲器61較佳地為一只讀存儲器(ROM)。
該壓縮指令緩沖器62供微控制順在提取指令時，將自存儲器61所提取的區(qū)塊的內(nèi)容予以存放緩沖。而由于訂制指令的指令長度小于原始指令的長度，因此，該壓縮指令緩沖器62可能內(nèi)含數(shù)個壓縮的指令。
該下個位址邏輯63的功能是依據(jù)微控制器的目前狀態(tài)而決定是否要去存儲器61提取指令，或是直接將壓縮指令緩沖器62的下一個指令送出。
該指令解壓縮器64用以將該壓縮指令緩沖器62送出的目前壓縮指令加以解壓縮(還原)成原始指令格式，然后再進(jìn)一步饋入該解碼與執(zhí)行單元65，由控制訊號解碼器651解出硬件控制訊號，以操控執(zhí)行核心652執(zhí)行相應(yīng)的動作，其中，該控制訊號解碼器651與執(zhí)行核心652為一般微控制器所既有，故在此不再詳述其結(jié)構(gòu)。
而由前述下個位址邏輯63及解壓縮指令緩沖器62的使用，微控制器可正確地提取所要執(zhí)行的指令，其運作方式由如下步驟所示(1)該下個位址邏輯63依據(jù)目前微控制器的內(nèi)部狀態(tài)，而得知下一個要存取的指令位址為何。
(2)該壓縮指令緩沖器62將內(nèi)含指令個數(shù)等資訊告訴下個位址邏輯63，以便決定即將要執(zhí)行的指令是否存在于該壓縮指令緩沖器62中。
(3)若不存在于壓縮指令緩沖器62，則下個位址邏輯63會將要存取的指令位址送出，以由該存儲器61進(jìn)行下一筆指令提取動作。然后跳至步驟(5)執(zhí)行。
(4)若存在于壓縮指令緩沖器62，則該壓縮指令緩沖器62由提取的指令區(qū)塊中選取正確的指令，并饋入指令壓縮器64進(jìn)行解壓縮的動作。然后跳至步驟(1)執(zhí)行。
(5)將由存儲器61提取區(qū)塊的內(nèi)容存入該壓縮指令緩沖器62內(nèi)部的緩沖器，并加以對齊(Alignment)。
(6)依據(jù)指令群組字首加以決定壓縮指令的長度。
(7)如此，該壓縮指令緩沖器62即可知道此指令區(qū)塊內(nèi)含多少個壓縮的命令，以及每個壓縮指令的邊界。將上述相關(guān)的資訊，通過控制訊號告知下個位址邏輯63。
經(jīng)前述所提取的壓縮指令再由該指令解壓縮器64將其解壓縮成原始指令，圖7顯示該指令解壓縮器64的方塊圖，其包括一指令群萃取器641、復(fù)數(shù)個指令群解碼表50、及一多工器643，其中，該指令群萃取器641用以將由該壓縮指令緩沖器62所送出的目前壓縮指令加以分解，以依據(jù)壓縮指令的群組字首的內(nèi)容來控制該多工器643，選擇一指令群解碼表50，并以壓縮指令的索引欄位的值來搜尋取出該指令群解碼表50中相對應(yīng)的原始指令，而由該多工器643輸出至該解碼與執(zhí)行單元65執(zhí)行。
又前述指令群解碼表50的資訊可通過壓縮軟件工具Translator的輔助加以獲得，而且這些表格可利用可程序邏輯陣列(PLA)實作，在產(chǎn)品量產(chǎn)階段再加以程序化(Programming)。此外，由于本發(fā)明在訂制新指令時，已依據(jù)指令特性加以分類，所以對這些解碼表而言，并不會造成單一個大表格，而是由一些小表格所構(gòu)成?；诖颂匦?，通過表格查詢方式完成的解壓縮動作并不會造成硬件的沖擊，亦不致產(chǎn)生很長的存取時間。
由以上說明可知，本發(fā)明可由在產(chǎn)品開發(fā)時期分析收集應(yīng)用程序的原始指令碼特性，而重新訂制指令集結(jié)構(gòu)，以減少程序碼的大小，而新的指令即代表某一表格的索引值，解碼電路可利用表格查詢方式對應(yīng)出原來的指令，因此，相較于已知技術(shù)，本發(fā)明確具有以下優(yōu)點(1)使用可改變的指令格式，以一對一的指令層次壓縮方式，故適用于較低階的嵌入式系統(tǒng)中(例如微控制器的應(yīng)用)。
(2)針對不同的嵌入式應(yīng)用程序的需求，以訂制式指令集結(jié)構(gòu)加以優(yōu)化且壓縮原始各序，進(jìn)而提供訂制的好處。
(3)優(yōu)化且壓縮的結(jié)果可獲得較高的程序碼密集度(Code Density)及較少的程序碼，進(jìn)而降低只讀存儲器容量的需求。
(4)因為提高了程序碼密集度，增加了指令提取利用率，所以降低了存儲器總線流量(Memory Bus Traffic)，進(jìn)而減少了整體系統(tǒng)的功率消耗。
(5)在產(chǎn)品開發(fā)階段采用軟硬件協(xié)同設(shè)計(Software/HardwareCodesign)，因而提高了成本有效性(Cost-Effective)。
綜上所述，本發(fā)明無益就目的、手段及功效，均顯示其不同于已知技術(shù)，應(yīng)說明的是，上述諸多實施例僅為了便于說明而舉例而已，本發(fā)明所主張的權(quán)利范圍自應(yīng)以申請專利范圍所述為準(zhǔn)，而非僅限于上述實施例。
權(quán)利要求
1.一種由可改變的指令格式而提高程序碼密集度的微控制器結(jié)構(gòu)，其特征在于，主要包括一存儲器，儲存有壓縮后的指令，其中，每一壓縮的指令由一群組字首附加至少一索引所構(gòu)成；一壓縮指令緩沖器，用以將自存儲器所提取的指令予以存放緩沖；一下個位址邏輯，依據(jù)微控制器的目前狀態(tài)以決定是否自存儲器提取指令，或是直接將壓縮指令緩沖器的下一個指令送出；以及一指令解壓縮器，用以將由該壓縮指令緩沖器所送出的目前壓縮指令加以解壓縮成原始指令格式；其中，該指令解壓縮器具有復(fù)數(shù)個指令群解碼表，每一指令群解碼表儲存有預(yù)定類型的原始指令，該指令解壓縮器依據(jù)該壓縮指令的群組字首而選擇一指令群解碼表，并以該壓縮指令的索引來搜尋取出該指令群解碼表的相對應(yīng)原始指令。
2.如權(quán)利要求1所述的微控制器結(jié)構(gòu)，其特征在于，其包含一解碼與執(zhí)行單元，以將解壓縮的指令解碼成硬件控制訊號，以操控執(zhí)行核心執(zhí)行相應(yīng)的動作。
3.如權(quán)利要求2所述的微控制器結(jié)構(gòu)，其特征在于，其中，該指令解碼器包括一指令群萃取器及一多工器，該指令群萃取器用以將由該壓縮指令緩沖器所送出的目前壓縮指令加以分解，以依據(jù)壓縮指令的群組字首來控制該多工器，選擇一指令群解碼表，并以壓縮指令的索引來搜尋取出該指令群解碼表中相對應(yīng)的原始指令，而由該多工器輸出至該解碼器與執(zhí)行單元以執(zhí)行。
4.如權(quán)利要求1所述的微控制器結(jié)構(gòu)，其特征在于，其中，該存儲器為一只讀存儲器。
5.如權(quán)利要求1所述的微控制器結(jié)構(gòu)，其特征在于，其中，該存儲器所儲存的壓縮指令由一第一群組字首附加一指令索引所構(gòu)成，該指令索引值用于搜尋一第一指令群解碼表，而該第一指令群解碼表存放有對應(yīng)的原始指令。
6.如權(quán)利要求1所述微控制器結(jié)構(gòu)，其特征在于，其中，該存儲器所儲存的壓縮指令由一第二群組字首附加一表示分歧條件碼的運算碼索引及一表示分歧目的位址的位移索引所構(gòu)成，該運算碼索引及該位移索引分別用以搜尋一第二指令群解碼表的第一及第二解碼子表，該第一解碼子表存放有對應(yīng)的原始指令的分歧條件碼，該第二解碼子表存放有對應(yīng)的原始指令的分歧目的位址。
7.如權(quán)利要求1所述的微控制器結(jié)構(gòu)，其特征在于，其中，該存儲器所儲存的壓縮指令由一第三群組字首附加一表示運算碼的運算碼索引及一表示立即值的立即索引，該運算碼索引及該立即索引分別用以搜尋一第三指令群解碼表的第三及第四解碼子表，該第三解碼子表存放有對應(yīng)的原始指令的運算碼，該第四解碼子表存放有對應(yīng)的原始指令的立即值。
8.如權(quán)利要求1所述的微控制器結(jié)構(gòu)，其特征在于，其中，該存儲器中亦儲存有一第四群組字首附加原始指令的程序碼。
9.如權(quán)利要求1所述的微控制器結(jié)構(gòu)，其特征在于，其中，該群組字首為固定長度。
10.如權(quán)利要求1所述的微控制器結(jié)構(gòu)，其特征在于，其中，該存儲器中出現(xiàn)頻率較高的指令具有較短的群組字首。
全文摘要
本發(fā)明為一種由可改變的指令格式而提高程序碼密集度的微控制器結(jié)構(gòu)，在存儲器儲存有壓縮后的指令，其中，每一壓縮指令由一群組字首附加至少一索引所構(gòu)成，并以一指令解壓縮器將欲執(zhí)行的壓縮指令加以解壓成原始指令格式，其中，該指令解壓縮器具有復(fù)數(shù)個指令群解碼表，每一指令群解碼表儲存有預(yù)定類型的原始指令，該指令解壓縮器依據(jù)該壓縮指令的群組字首而選擇一指令群解碼表，并取出該指令群解碼表的相對應(yīng)原始指令。
文檔編號G06F9/22GK1393767SQ01129569
公開日2003年1月29日 申請日期2001年6月27日 優(yōu)先權(quán)日2001年6月27日
發(fā)明者高敏富, 李桓瑞 申請人:凌陽科技股份有限公司