專利名稱：提高半規(guī)模雙精度浮點(diǎn)乘法流水線效率的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微處理器體系結(jié)構(gòu)，特別涉及一種微處理器內(nèi)浮點(diǎn)乘法運(yùn)算部件的流水線結(jié)構(gòu)。
提高計(jì)算精度的一個(gè)有效方法是采用浮點(diǎn)運(yùn)算部件(Floating-PointUnit)?，F(xiàn)代大多數(shù)處理器都包括執(zhí)行IEEE754標(biāo)準(zhǔn)的浮點(diǎn)運(yùn)算部件。由于浮點(diǎn)乘法指令在浮點(diǎn)指令中占比較大的比重(在絕大多數(shù)Benchmark應(yīng)用中，浮點(diǎn)乘法占浮點(diǎn)指令的37％以上)，浮點(diǎn)乘法器的延遲成了浮點(diǎn)性能的關(guān)鍵。當(dāng)然面積也是必不可少的考慮因素，它直接關(guān)系到芯片的成本。
浮點(diǎn)乘法流水線技術(shù)是現(xiàn)代處理器的重要技術(shù)。在浮點(diǎn)乘法流水線中，每一條浮點(diǎn)乘法指令的執(zhí)行過程都被分解為若干個(gè)子過程，每個(gè)子過程和其它子過程同時(shí)進(jìn)行。
IEEE754標(biāo)準(zhǔn)對浮點(diǎn)數(shù)的格式做了如下規(guī)定

擴(kuò)展模式是IEEE754標(biāo)準(zhǔn)的可選模式，大多數(shù)處理器都支持單、雙精度數(shù)而不支持?jǐn)U展模式。只有Intel的x86/x87，Pentium，P6以及AMD和Cyrix，Motorola的68040/60或更早的680×0和68881/2協(xié)處理器支持?jǐn)U展模式，還有Motorola的88110，這些處理器支持64位尾數(shù)，15位階碼的擴(kuò)展模式。對單、雙精度數(shù)的處理有許多種方式，考慮到面積和延遲的影響，主要可以分為兩類。一類主要考慮雙精度的處理方法，使用53×53全規(guī)模(full-sized)的乘法。對單精度的處理比較麻煩，需要先將其轉(zhuǎn)化成雙精度計(jì)算，然后將雙精度結(jié)果轉(zhuǎn)換回單精度。例如在x86體系結(jié)構(gòu)(Pentium)和Motorola68000系列執(zhí)行的是雙精度擴(kuò)展格式，轉(zhuǎn)換到低的精度時(shí)需要將結(jié)果保存到存儲器。除此之外，對53×53的乘法樹進(jìn)行處理時(shí)，需要很大規(guī)模的加法器，對于節(jié)省芯片面積不利，見IEEEStandard 754 for Binary Floating-Point Arithmetic，Prof.W.Kahan，Elect.Eng.&Computer Science，University of California，Berkeley CA 94720-1776。
另外一類主要針對單精度的處理方法，使用53×27半規(guī)模(half-sized)的乘法。利用同一套電路對單精度和雙精度進(jìn)行舍入和規(guī)格化。它節(jié)省了面積，使電路變得簡化，但是出現(xiàn)的問題是降低了流水線的效率。雖然單精度兩拍出結(jié)果，雙精度三拍出結(jié)果，但是雙精度需要在第一拍和第二拍都使用53×27規(guī)模的乘法樹，所以雙精度指令只能夠兩個(gè)周期發(fā)出一條。這樣對于大量雙精度乘法的應(yīng)用會(huì)降低處理的速度，見A dualprecision IEEE floating-point multiplier，Guy Even，Silvia M.Mueller，Peter-Michael Seidel，INTRGRATION，the VLSIjournal 29(2000)167-180。
為實(shí)現(xiàn)上述目的，提高半規(guī)模雙精度浮點(diǎn)乘法流水線效率結(jié)構(gòu)包括兩個(gè)53×27的乘法樹；每一乘法樹對應(yīng)一加法器；舍入和規(guī)格化電路。
本發(fā)明改進(jìn)了浮點(diǎn)乘法流水線，在這樣的浮點(diǎn)乘法流水線中采用雙路浮點(diǎn)乘法流水線機(jī)構(gòu)，使得浮點(diǎn)乘法部件每拍都能夠輸入一對雙精度數(shù)，而且單、雙精度可以共用一套電路來舍入和規(guī)格化，并且節(jié)省面積，降低延遲。


圖1為雙路浮點(diǎn)乘法流水線機(jī)構(gòu)圖2為用15-2CSA搭建起來的53×27乘法樹圖3為用3-2Counter構(gòu)成4-2Counter圖4為用3-2Counter和4-2Counter搭建起來的15-2CSA在圖1所示的浮點(diǎn)乘法流水線中，使用修改的Booth算法(Booth2算法)和Wallace4-2Counter tree來完成乘法。而舍入采用一種簡化的舍入方法，injection-based Rounding。
浮點(diǎn)乘法運(yùn)算邏輯可以分成三級。
第一級對操作數(shù)進(jìn)行判斷，包括是否是0，±∞，denormalized等等。利用11位加法器計(jì)算階碼，并產(chǎn)生各種例外。并且對尾數(shù)計(jì)算乘法的第一級。假如A和B都是已規(guī)格化的尾數(shù)存放在寄存器中，第一級，兩個(gè)53×27乘法樹分別實(shí)現(xiàn)A與B的低26位B[-27-52]相乘和A與B的高27位B
相乘，分別得到SUM1、CARRY1和SUM2、CARRY 2。用于舍入的injection也在這一周期加到SUM1中。
在單精度方式下，A和B都有規(guī)格化的24位尾數(shù)。將A右移29位，這樣就會(huì)使單精度的最小位[-23]位和雙精度的最小位[-52]位對齊。B采取左對齊，在最低3位補(bǔ)0，使其有27位這樣就能和雙精度計(jì)算保持一致。這樣的好處在于兩種精度舍入的位置相同，可以使用同一套電路來實(shí)現(xiàn)。
第二級對SUM1，SUM2，CARRY1，CARRY2進(jìn)行處理，首先在一個(gè)80位加法器中實(shí)現(xiàn)SUM1的高53位(帶進(jìn)位)[-26-78]和SUM2錯(cuò)位相加，得到SUM。在另一個(gè)80位加法器中實(shí)現(xiàn)CARRY1的高53位(帶進(jìn)位)[-26-78]和CARRY2錯(cuò)位相加，得到CARRY。并根據(jù)SUM1和CARRY1之和的進(jìn)位對SUM進(jìn)行調(diào)整。其次第一周期計(jì)算出來的SUM1和CARRY1最小的26位[-79-104]反饋到計(jì)算低位進(jìn)位和低位粘著位的模塊中計(jì)算，得到carry_low和sticky_low。還要將階碼加1，為第三周期的右規(guī)作準(zhǔn)備。
第三級SUM和CARRY寄存器的低26位[-53-78]輸入到進(jìn)位計(jì)算模塊中。而粘著位計(jì)算模塊則輸入[-54-78]。進(jìn)位和粘著位計(jì)算模塊還輸入了低位來的進(jìn)位位C[-78]和sticky_low位(根據(jù)積的[-79-104])。計(jì)算的結(jié)果是進(jìn)位位C[-52]和舍入位R，對應(yīng)位置[-53]，以及sticky-bit，對應(yīng)位置[-54-104]。
在這個(gè)周期里，SUM和CARRY寄存器的高54位[1-52]在圖1中54位加法器中相加，該加法器不僅計(jì)算兩數(shù)之和Sum，而且計(jì)算Sum+1和Sum+2?；蛘哒f是Sum，Sum+2-52，Sum+2-51。
經(jīng)過54位加法器之后，進(jìn)行舍入和規(guī)格化以下三種選擇來得到舍入后的積1、進(jìn)位位C[-52]來選擇Sum，Sum+1這一對，還是Sum+1，Sum+2這一對。
2、和的最高位MSB(對應(yīng)位置[1])以及舍入模式和舍入位R一起輸入到修正injection模塊中來決定到底是采用選中的這一對的前者還是后者，如Sum或Sum+1。如果積在[2，4]這個(gè)范圍中，則還會(huì)對injection進(jìn)行修正。
3、最高位MSB決定積到底是在(1，2)還是(2，4)的范圍內(nèi)。如果MSB＝1，則積會(huì)被右移，以便得到在(1，2)范圍內(nèi)的積。注意這三步的排放順序是考慮了延時(shí)和成本的，比如也可以將右移放在修正injection的前面，不過這樣就需要兩次右移。
最后，還要進(jìn)行兩個(gè)處理。1)舍入后的積的最低位LSB(也就是RNE向最近偶數(shù)舍入和RNU向上舍入的區(qū)別)；2)舍入后的積的最高位MSB(因?yàn)橛锌赡馨l(fā)生尾數(shù)溢出)。這可以通過對積的最高兩位(小數(shù)點(diǎn)的左邊兩位)進(jìn)行求或來產(chǎn)生輸出積的最高位。
單精度與雙精度舍入的唯一不同之處是最高位的位置，單精度的最高位MSB在[-28]。
圖2為圖1中第一級用到的53×27乘法樹的結(jié)構(gòu)圖，該53×27乘法樹是由圖4所示的15-2CSA搭建的。
圖3為用3-2Counter構(gòu)成的4-2Counter，以實(shí)現(xiàn)從四數(shù)相加轉(zhuǎn)化為兩數(shù)相加。
圖4為用3-2Counter和圖3所示的4-2Counter搭建起來的15-2CSA，實(shí)現(xiàn)從15個(gè)操作數(shù)相加轉(zhuǎn)化為兩數(shù)相加。
本發(fā)明具有如下優(yōu)點(diǎn)1.實(shí)現(xiàn)簡單。由于第二類浮點(diǎn)乘法流水線已經(jīng)采用了53×27規(guī)模的乘法樹，所以雙路浮點(diǎn)乘法流水線機(jī)構(gòu)只需要將這個(gè)乘法樹復(fù)制一遍，再增加少量的控制邏輯和中規(guī)模的加法電路。
2.功能強(qiáng)。其硬件復(fù)雜度，或面積要小于第一類全規(guī)模浮點(diǎn)乘法流水線。而其時(shí)間延遲和第二類相同，但是雙精度處理的效率高于第二類半規(guī)模浮點(diǎn)乘法部件。
權(quán)利要求
1.提高半規(guī)模雙精度浮點(diǎn)乘法流水線效率結(jié)構(gòu)，其特征在于包括兩個(gè)53×27的乘法樹；每一乘法樹對應(yīng)一加法器；舍入和規(guī)格化電路。
2.按權(quán)利要求1所述的結(jié)構(gòu)，其特征在于所述的加法器為80位加法器。
3.按權(quán)利要求1所述的結(jié)構(gòu)，其特征在于所述舍入和規(guī)格化電路包括加法器。
4.按權(quán)利要求1所述的結(jié)構(gòu)，其特征在于還包括計(jì)算階碼，并產(chǎn)生各種例外的加法器。
5.按權(quán)利要求3所述的結(jié)構(gòu)，其特征在于所述的加法器為54位加法器。
6.按權(quán)利要求4所述的結(jié)構(gòu)，其特征在于所述的加法器為11位加法器。
全文摘要
一種提高半規(guī)模雙精度浮點(diǎn)乘法流水線效率結(jié)構(gòu)，包括兩個(gè)53×27的乘法樹；每一乘法樹對應(yīng)一加法器；舍入和規(guī)格化電路。本發(fā)明改進(jìn)了浮點(diǎn)乘法流水線，在這樣的浮點(diǎn)乘法流水線中采用雙路浮點(diǎn)乘法流水線機(jī)構(gòu)，使得浮點(diǎn)乘法部件每拍都能夠輸入一對雙精度數(shù)，而且單、雙精度可以共用一套電路來舍入和規(guī)格化，節(jié)省了面積，降低了延遲。
文檔編號G06F7/40GK1410880SQ01141498
公開日2003年4月16日 申請日期2001年9月27日 優(yōu)先權(quán)日2001年9月27日
發(fā)明者周旭, 唐志敏, 王海霞 申請人:中國科學(xué)院計(jì)算技術(shù)研究所