專利名稱：高級微控制器總線結(jié)構(gòu)(amba)的擴(kuò)展的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及高級外圍總線(APB)的功能塊與高級高性能系統(tǒng)總線(AHB)或高級系統(tǒng)總線(ASB)的域中的功能塊的互連和管理。具體地，本發(fā)明涉及AMBA-APB結(jié)構(gòu)的一種擴(kuò)展，它允許APB外圍設(shè)備被連接到在AHB或ASB域內(nèi)的功能塊。
背景技術(shù)：
隨著對功能更強(qiáng)和更靈活的計算裝置的需要的增長，越來越多的芯片上系統(tǒng)(SoC)得以開發(fā)。很多SoC包括由幾家公司提供的專用集成電路(ASIC)。
高級RISC機(jī)器(ARM)微處理器對于SoC方案是非常通用的。現(xiàn)在公正地說，ARM嵌入技術(shù)被公認(rèn)為是用于便攜式應(yīng)用的ASIC設(shè)計的工業(yè)標(biāo)準(zhǔn)。建立和應(yīng)用功能強(qiáng)大的、便攜的且同時可重復(fù)使用的智能權(quán)(IP)，能夠增強(qiáng)ARM核心，因此對于任何ASIC設(shè)計中心都是最重要的。
AMBA是開放性標(biāo)準(zhǔn)，是詳細(xì)說明用于構(gòu)成SoC的功能塊的互連和管理的策略的芯片上總線規(guī)范。AMBA定義了用于SoC中多個塊連接的信號協(xié)議。它有利于具有多種外圍設(shè)備的嵌入式處理器(例如，ARM微處理器)的開發(fā)。AMBA通過定義用于SoC模塊的公用總線增強(qiáng)可重復(fù)使用的一套設(shè)計方法。
SoC，特別是基于ARM的SoC，非常適于通信應(yīng)用，包括線纜調(diào)制解調(diào)器，xDSL，IP上話音(VoIP)和互連網(wǎng)設(shè)備，手持裝置(例如，個人數(shù)字助理)，GSM和UMTS系統(tǒng)，數(shù)字?jǐn)z像機(jī)，手機(jī)等等。SoC也可用于汽車工業(yè)，例如用于在汽車內(nèi)處理任務(wù)。
如

圖1所示，一典型的基于AMBA的SoC 10由AHB系統(tǒng)總線16和外圍總線19組成?？梢圆捎酶呒壪到y(tǒng)總線而不是AHB。在很多SoC實現(xiàn)方式中，高級外圍總線(APB)可用作外圈總線。SoC 10進(jìn)一步包括ARM處理器11-諸如高速ARM7TDMI 32位RI SC中央處理器(CPU)-內(nèi)存儲器(例如，隨機(jī)存取存儲器)12、外存儲器接口13和直接存儲器存取單元(DMAU)14。所有這些功能塊都連接到AHB 16。外圍總線19經(jīng)APB橋接器15連接到AHB 16。在本例中，兩個外設(shè)(鍵盤掃描器17和UART 18)被連接到外圍總線19。在已知的基于ARM的SoC的實現(xiàn)方式中，功能塊可以由共用時鐘計時，例如在AHB實現(xiàn)方案中的HCLK時鐘和ASB實現(xiàn)方案中的BCLK時鐘。為此，如圖1所示，時鐘線20被連接到相應(yīng)的功能塊。
存在這樣的情況，即需要以低于連接到AHB或ASB總線的功能塊的時鐘頻率驅(qū)動APB外設(shè)。提供允許降低SoC功耗的裝置是所希望的。對于該問題沒有標(biāo)準(zhǔn)化的解決方案。如果某人想以低于AHB-或ASB域的時鐘脈沖速度的時鐘脈沖速度運(yùn)行APB域內(nèi)功能塊，并降低功耗，則解決方案必須從零開始開發(fā)。由于沒有標(biāo)準(zhǔn)化的解決方案，外設(shè)是不可互換的。
如果高時鐘頻域內(nèi)(也就是AHB-或ASB域內(nèi))的功能塊將數(shù)據(jù)轉(zhuǎn)換到低時鐘頻域(也就是在APB域)中的功能塊，則出現(xiàn)問題。由于低時鐘頻域內(nèi)的功能塊不能處理由高時鐘頻域中的功能塊發(fā)送的數(shù)據(jù)量，則很可能出現(xiàn)擁擠。
發(fā)明概述本發(fā)明的目的在于提供一種用于增強(qiáng)AMBA的方案，通過添加用于以較低時鐘脈沖速度驅(qū)動APB功能塊的可重復(fù)使用的一套設(shè)計方法。
本發(fā)明的目的在于提供一種用于增強(qiáng)AMBA的方案，通過添加用于降低APB功能塊的功耗的可重復(fù)使用的一套設(shè)計方法。
本發(fā)明的目的在于提供一種系統(tǒng)和方法，它可以以較低時鐘脈沖速度驅(qū)動并導(dǎo)致降低的功耗。
通過本發(fā)明這些和其它目的得以實現(xiàn)，本發(fā)明提供一種方法用于…提供一種系統(tǒng)，它包括可操作地鏈接到系統(tǒng)總線的高速功能塊、用于將高速時鐘脈沖施加給高速功能塊的高速時鐘線、外圍總線、可操作地鏈接到外圍總線的低速功能塊、用于產(chǎn)生等候信號的電路、用于將低速時鐘脈沖施加給低速功能塊的低速時鐘線、用于將選擇信號從外圍總線饋給低速功能塊的選擇線、用于將時鐘啟動信號施加給電路的啟動線以及用于將等候信號饋給高速功能塊的等候線。電路從選擇線信號和時鐘啟動信號產(chǎn)生等候信號。
本方案的優(yōu)點在于，APB域中的功能塊可以在比AHB-或ASB域的時鐘脈沖速度低的時鐘脈沖速度下運(yùn)行，并在于功耗被降低。
本方案是一個標(biāo)準(zhǔn)化的解決方案，它允許外設(shè)可更容易地互換。本發(fā)明提供AMBA-APB規(guī)范修訂版2.0的擴(kuò)展。
本發(fā)明的優(yōu)點在于，外圍子系統(tǒng)可容易地與嵌入的ARM核心組合。定制的ASIC可更容易地實現(xiàn)。
參照此后說明的一個或多個實施例，本發(fā)明的這些和其它方面將得以明了并被闡述。
附圖簡述對于本發(fā)明更為完整的說明和對于其另外的目的和優(yōu)點，將結(jié)合附圖作如下說明，其中圖1是典型的基于AMBA的SoC方框圖；圖2是按照本發(fā)明的第一實施例，一系統(tǒng)的一部分的示意性方框圖；圖3是按照本發(fā)明的第二實施例，一系統(tǒng)的一部分的示意性方框圖；圖4是本發(fā)明第二實施例的電路73的示意性方框圖。
ARM7TDMI和AMBA是高級RISC機(jī)器有限公司(Advanced RISCMachines Ltd.)的商標(biāo)。
優(yōu)選實施例詳述結(jié)合幾個實施例說明本發(fā)明。
單詞連接、鏈接或耦合在此用于說明一種狀態(tài)，即第一單元被連接到第二單元，在使用時，使得第一單元可將信息發(fā)送到第二單元和/或反之亦然。
外設(shè)是一種例如用作到另一系統(tǒng)、或部件、或外部世界的接口的功能塊(軟件和/或硬件)。實例為接口(例如，鍵盤掃描儀或顯示驅(qū)動器)、存儲單元(例如，閃存卡)、通信接口(例如，調(diào)制解調(diào)器)等等。例如，外設(shè)也可以是內(nèi)部功能塊，諸如協(xié)處理器。
在本說明中，在高速和低速時鐘脈沖之間進(jìn)行區(qū)分。高速時鐘脈沖是具有高頻率的信號。低速時鐘脈沖具有的頻率小于高速時鐘脈沖的頻率。優(yōu)選，高速時鐘脈沖的頻率在1MHz～500MHz之間，而低速時鐘脈沖的頻率在幾kHz和幾MHz之間的范圍。
結(jié)合圖2說明第一實施例。該圖中示出SoC 50。它包括高速功能塊51和系統(tǒng)總線56(高速總線)。高速功能塊51經(jīng)高速時鐘線54接收高速時鐘脈沖(HCLK)。
除系統(tǒng)總線56外，系統(tǒng)50還包括外圍總線59(低速總線)。在本實施例中，低速功能塊52被連接到總線59，如箭頭60所示。功能塊52可將信息(例如，數(shù)據(jù))發(fā)送到外圍總線59，并且它可從外圍總線59接收信息。按照本發(fā)明，提供電路53。該電路53和功能塊52經(jīng)外圍總線59和選擇線58接收選擇信號(PSEL)。該選擇信號(PSEL)例如由中央地址譯碼器(圖2中未示出)發(fā)出。在本實例中，假定該P(yáng)SEL被發(fā)出以便選擇低速功能塊52。電路53也經(jīng)高速時鐘線54耦合到高速時鐘脈沖(HCLK)。此外，時鐘啟動信號(PCLKEN)經(jīng)啟動線55施加給電路53。該時鐘啟動信號(PCLKEN)是可由狀態(tài)機(jī)或由例如配置寄存器提供的控制信號產(chǎn)生的動態(tài)信號。
電路53組合高速時鐘脈沖(HCLK)和時鐘啟動信號(PCLKEN)，以便產(chǎn)生低速時鐘脈沖(PCLK)。該低速時鐘脈沖(PCLK)經(jīng)低速時鐘線57施加給低速功能塊52。電路53也產(chǎn)生等候信號(PWAIT)，如圖2所示，它經(jīng)等候信號線61饋給高速功能塊51。電路53組合選擇信號(PSEL)和時鐘啟動信號(PCLKEN)，以便產(chǎn)生等候信號(PWAIT)。
電路53用作常規(guī)低速功能塊52的接口。它允許將這樣的低速功能塊52連接到高速域(例如，高速功能塊51)。
可在系統(tǒng)總線56和外圍總線59之間經(jīng)橋接器(圖2中未示出)等建立連接。
按照本發(fā)明的另一實施例，附加的信號-在此被稱為省電信號(PDOWN_M)-被施加給電路。如圖3所示，采用該省電信號(PDOWN_N)以便能夠控制SoC 70的功耗。SoC 70包括低速總線79(例如，APB外圍總線)、低速功能塊72和電路73。高速時鐘脈沖HCLK經(jīng)高速時鐘線74施加給電路73。省電信號(PDOWN_N)經(jīng)省電線75施加，并且時鐘啟動信號(PCLKEN)經(jīng)時鐘啟動線76施加。電路73和功能塊72經(jīng)低速總線79和選擇線78接收選擇信號(PSEL)。低速時鐘脈沖(PCLK)由電路73經(jīng)低速時鐘線77饋給功能塊72。在本實例中，省電信號(PDOWN_N)是低活性信號，由“_N”指示。該信號可被用于關(guān)斷低速功能塊72。例如，這可在該塊72不需要的周期期間實現(xiàn)。使用該省電信號可以實現(xiàn)功率管理方案。高活性信號可用于替代低活性信號。在這種情況下，需要附加的逆變器。
電路73的實現(xiàn)實例在圖4中示意示出。在本實例中，電路73包括三個“與”門(A1，A2和A3)、一逆變器(IV)和一觸發(fā)器(FF1)。省電信號(PDOWN_N)和時鐘啟動信號(PCLKEN)被施加到“與”門A1上。通過將“與”門A1的輸出82反相并通過將輸出82和PSEL信號饋給“與”門A2產(chǎn)生PWAIT信號。觸發(fā)器FF1由高速時鐘脈沖(HCLK)觸發(fā)。它產(chǎn)生被施加給“與”門A3的一個輸入端的輸出信號(PCLKENREG)。高速時鐘脈沖(HCLK)被施加給“與”門A3的第二輸入端。在“與”門A3的輸出側(cè)77，提供低速時鐘脈沖(PCLK)。該低速時鐘脈沖(PCLK)被施加給低速功能塊72。
本發(fā)明很好地適于用在普遍的計算裝置中，諸如PDA、便攜計算機(jī)、掌上計算機(jī)等。它也適于用在蜂窩電話(例如，GSM電話)、無繩電話(例如，DECT電話)等。在此提出的結(jié)構(gòu)可被用在上述裝置的芯片或芯片組中或用在藍(lán)牙應(yīng)用的芯片中。
應(yīng)理解，在分開的實施例的內(nèi)容中說明的本發(fā)明出于明確性的各種特征也可在單個實施例的組合中提供。相反，在單個實施例的內(nèi)容中說明的出于簡短性的本發(fā)明各種特征也可分開地提供或以合適的付組合的形式提供。
在附圖和說明書中已提出了本發(fā)明的優(yōu)選實施例，雖然使用特定的術(shù)語，但由此給出的說明僅使用一般和說明意義上的術(shù)語學(xué)，并不用于限制的目的。
權(quán)利要求
1.芯片上系統(tǒng)(SoC)，包括-系統(tǒng)總線(56)，-可操作地鏈接到系統(tǒng)總線(56)的高速功能塊(51)，-用于將高速時鐘脈沖施加給高速功能塊(51)的高速時鐘線(54)，-外圍總線(59)，-可操作地鏈接到外圍總線(59)的低速功能塊(52)，-用于產(chǎn)生等候信號(PWAIT)的電路(53)，-用于將低速時鐘脈沖(PCLK)施加給低速功能塊(52)的低速時鐘線(57)，-用于將選擇信號(PSEL)從外圍總線(59)饋給低速功能塊(52)的選擇線(58)，-用于將時鐘啟動信號(PCLKEN)施加給電路(53)的啟動線(55)，-用于將等候信號(PWAIT)饋給高速功能塊(51)的等候線(61)，其中電路(53)從選擇線信號(PSEL)和時鐘啟動信號(PCLKEN)產(chǎn)生等候信號(PWAIT)。
2.權(quán)利要求1的系統(tǒng)，其中電路(53)被連接到高速時鐘線(54)、啟動線(55)和選擇線(58)。
3.權(quán)利要求1的系統(tǒng)，其中電路(53；73)將時鐘啟動信號(PCLKEN)與省電信號(PDOWN_N)和選擇線信號(PSEL)組合，以便產(chǎn)生等候信號(PWAIT)。
4.權(quán)利要求3的系統(tǒng)，其中省電信號(PDOWN_N)經(jīng)省電線(75)施加給電路(73)。
5.權(quán)利要求1的系統(tǒng)，其中電路包括用于產(chǎn)生低速時鐘脈沖(PCLK)的裝置。
6.按照權(quán)利要求1-5之一的系統(tǒng)，其中低速時鐘脈沖(PCLK)從高速時鐘脈沖和時鐘啟動信號(PCLKEN)產(chǎn)生。
7.權(quán)利要求1或4的系統(tǒng)，其中電路是低速功能塊的一部分，或其中電路可操作地鏈接到低速功能塊。
8.權(quán)利要求1的系統(tǒng)，其中電路包括多個邏輯門。
9.權(quán)利要求1的系統(tǒng)進(jìn)一步包括被鏈接到系統(tǒng)總線的處理器。
10.權(quán)利要求1的系統(tǒng)進(jìn)一步包括用于連接系統(tǒng)總線到外圍總線的橋接器，由此該橋接器允許在高速功能塊和低速功能塊之間交換數(shù)據(jù)。
11.權(quán)利要求1的系統(tǒng)，其中系統(tǒng)總線是高速總線，優(yōu)選是AHB-或ASB高帶寬總線。
12.權(quán)利要求1的系統(tǒng)，其中高速功能塊是AHB-或ASB域的一部分。
13.權(quán)利要求1的系統(tǒng)，其中外圍總線是低速總線，優(yōu)選是低帶寬總線。
14.權(quán)利要求1的系統(tǒng)，其中低速功能塊是APB域的一部分。
全文摘要
系統(tǒng)(50)，例如一種芯片上系統(tǒng)(SoC)，包括系統(tǒng)總線(56)、可操作地鏈接到系統(tǒng)總線(56)的高速功能塊(51)和用于將高速時鐘脈沖施加給高速功能塊(51)的高速時鐘線(54)。該系統(tǒng)(50)進(jìn)一步包括外圍總線(59)、可操作地鏈接到該外圍總線(59)的低速功能塊(52)、用于產(chǎn)生等候信號(PWAIT)的電路(53)、用于將低速時鐘脈沖(PCLK)施加給低速功能塊(52)的低速時鐘線(57)、用于將選擇信號(PSEL)從外圍總線(59)饋給低速功能塊(52)的選擇線(58)、用于將時鐘啟動信號(PCLKEN)施加給電路(53)的啟動線(55)以及用于將等候信號(PWAIT)饋給高速功能塊(51)的等候線(61)。電路(53)從選擇線信號(PSEL)和時鐘啟動信號(PCLKEN)產(chǎn)生等候信號(PWAIT)。
文檔編號G06F1/04GK1636195SQ01803376
公開日2005年7月6日 申請日期2001年10月24日 優(yōu)先權(quán)日2000年10月31日
發(fā)明者A·梅斯默, S·科赫 申請人:皇家菲利浦電子有限公司