專利名稱：包含數(shù)字視頻儲(chǔ)存接口用來連接到使用dma的圖形總線的ramdac集成電路圖形子系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)系統(tǒng)，詳言之，涉及圖形產(chǎn)生子系統(tǒng)和RAMDAC電路。
通常由圖形處理器，有時(shí)稱之為圖形加速器，來產(chǎn)生計(jì)算機(jī)系統(tǒng)圖形。圖形處理器通常為一種特殊的處理器，其經(jīng)由使用圖形軟件驅(qū)動(dòng)器來建立數(shù)字圖像。各驅(qū)動(dòng)器解釋由主系統(tǒng)中央處理器(CPU)送到圖形處理器的高層次指令。然后圖形處理器再現(xiàn)使用更復(fù)雜再現(xiàn)指令的圖像，由此減少主CPU的處理需要。圖像分解成為能夠個(gè)別顯示的數(shù)據(jù)幀。然后圖形處理器將數(shù)據(jù)幀儲(chǔ)存在已知為數(shù)據(jù)幀緩沖器的暫時(shí)儲(chǔ)存存儲(chǔ)器中。數(shù)據(jù)幀緩沖器可以是獨(dú)立的直接連接到圖形處理器的視頻存儲(chǔ)器，或者是系統(tǒng)內(nèi)存的一部分，該部分存儲(chǔ)器分配用作數(shù)據(jù)幀緩沖器，例如在統(tǒng)一內(nèi)存結(jié)構(gòu)體系(Unified Memory Architecture)的情況。
在數(shù)字?jǐn)?shù)據(jù)幀能夠顯示于陰極射線管(CRT)顯示器之前，必須將其轉(zhuǎn)換成為模擬信號(hào)。對(duì)于彩色顯示器，數(shù)字?jǐn)?shù)據(jù)幀信號(hào)分解成為三原色紅、綠和藍(lán)(RGB)。一種特殊的電路，稱之為RAMDAC或調(diào)色板(Palette)DAC，使用隨機(jī)存取存儲(chǔ)器(RAM)檢查表和對(duì)應(yīng)于各三原色的數(shù)模轉(zhuǎn)換器(DAC)來完成數(shù)模轉(zhuǎn)換。在許多情況下，檢查表儲(chǔ)存RGB相關(guān)于256種不同顏色的色彩值。數(shù)字幀數(shù)據(jù)包含對(duì)應(yīng)于每一像素的RGB色彩指數(shù)值。當(dāng)存取于檢查表中的特定的指數(shù)時(shí)，對(duì)應(yīng)的數(shù)字RGB色彩值寫到DAC中用于轉(zhuǎn)換。
雖然RAMDAC提供模擬RGB信號(hào)，但是CRT亦需要時(shí)序信號(hào)，該時(shí)序信號(hào)包括垂直和水平同步信號(hào)，其使得顯示器上的數(shù)據(jù)幀同步。圖形處理器產(chǎn)生顯示時(shí)序。于一個(gè)典型的圖形系統(tǒng)中，其中RAMDAC為部分的圖形處理器，由圖形處理器所產(chǎn)生的時(shí)序信號(hào)和由RAMDAC所產(chǎn)生的模擬RGB信號(hào)，直接送到顯示器上。
最近，已提出了高度集成的處理器芯片，該芯片可將CPU、圖形處理器以及內(nèi)存控制器和通常具有北橋的橋接邏輯集成到一個(gè)集成電路芯片。
在作為CPU的同一集成電路芯片上制造RAMDAC存在一些困難。模擬裝置制造工藝與用來制造數(shù)字CPU核心的工藝不同，而且有時(shí)在數(shù)字和模擬分區(qū)間具有不同的電源電壓。此外，由CPU產(chǎn)生的數(shù)字噪聲很難從模擬分區(qū)濾除。
因此，為克服這些制造上的問題，已提出了RAMDAC電路，該電路制造于獨(dú)立的集成電路芯片上而沒有CPU和圖形處理器。在使用這種獨(dú)立電路的系統(tǒng)中，圖形處理器和RAMDAC分別操作于主和從配置。在此配置中，圖形處理器產(chǎn)生所有的CRT時(shí)序信號(hào)和數(shù)字?jǐn)?shù)據(jù)幀。通過從數(shù)據(jù)幀緩沖器來取得幀數(shù)據(jù)，然后允許RAMDAC使用該數(shù)據(jù)，圖形處理器亦可作為直接內(nèi)存存取(DMA)控制器而工作。這一配置也稱為推出模式(push mode)配置，這是因?yàn)閳D形處理器將數(shù)據(jù)推出至RAMDAC。
增加系統(tǒng)CPU速度使得捕獲、編輯和顯示可在PC上取得。視頻數(shù)據(jù)可來自多個(gè)來源，譬如視頻像機(jī)、數(shù)字視頻光盤(DVD)、或電視(TV)廣播。捕獲的視頻數(shù)據(jù)通常于圖形處理器完成。圖形處理器捕獲視頻數(shù)據(jù)并將視頻數(shù)據(jù)幀與從數(shù)據(jù)幀緩沖器來的圖形數(shù)據(jù)幀相結(jié)合，然后將它們送到RAMDAC用于顯示。合并的視頻和圖形，其通常稱之為疊加，可以共同地顯示。一旦捕獲了視頻圖像和顯示，則希望能編輯該組合的圖像。亦希望能夠儲(chǔ)存顯示于譬如硬盤或數(shù)字盒式磁帶錄像機(jī)(VCR)儲(chǔ)存裝置的圖像。
于一個(gè)實(shí)施例中，設(shè)置于第一集成電路芯片的圖形處理器，配置用來響應(yīng)于圖形指令而再現(xiàn)數(shù)字圖像信息，并將該數(shù)字圖像信息儲(chǔ)存于存儲(chǔ)器中。例如，可從關(guān)聯(lián)于圖形子系統(tǒng)的計(jì)算機(jī)系統(tǒng)內(nèi)的主CPU，而接收?qǐng)D形指令。在第二集成電路芯片上進(jìn)一步設(shè)有轉(zhuǎn)換單元，該轉(zhuǎn)換單元包括彩色映射單元和數(shù)模轉(zhuǎn)換器。彩色映射單元可包括RAM檢查表和配置成將數(shù)字圖像信號(hào)轉(zhuǎn)換成為數(shù)字RGB顯示數(shù)據(jù)。數(shù)模轉(zhuǎn)換器耦合連接而將數(shù)字RGB顯示數(shù)據(jù)轉(zhuǎn)換成一個(gè)或多個(gè)用來驅(qū)動(dòng)視頻顯示的模擬信號(hào)。圖形子系統(tǒng)進(jìn)一步包括設(shè)置于第二集成電路芯片的直接內(nèi)存存取(DMA)控制器。該DMA控制器耦合連接以產(chǎn)生讀取請(qǐng)求，以檢索出儲(chǔ)存于存儲(chǔ)器中的數(shù)字圖像信息，并使該數(shù)字圖像信息提供至轉(zhuǎn)換單元。DMA控制器進(jìn)一步配置以產(chǎn)生寫入周期，使數(shù)字RGB顯示數(shù)據(jù)寫到指定的內(nèi)存區(qū)。然后操作系統(tǒng)將數(shù)字RGB顯示數(shù)據(jù)從存儲(chǔ)器轉(zhuǎn)移入譬如硬盤機(jī)的儲(chǔ)存裝置。
于另一個(gè)實(shí)施例中，圖形子系統(tǒng)可包括設(shè)置于第二集成電路芯片的數(shù)字視頻接口。配置該數(shù)字視頻接口以接收從轉(zhuǎn)換單元來的數(shù)字RGB顯示數(shù)據(jù)，并將編碼的數(shù)字視頻輸出提供至數(shù)字視頻輸出端口。該數(shù)字視頻接口更進(jìn)一步配置成從數(shù)字視頻輸入端口接收編碼的數(shù)字視頻，并提供譯碼的數(shù)字RGB顯示數(shù)據(jù)，以用于儲(chǔ)存和(或)后續(xù)的顯示。
于另一個(gè)實(shí)施例中，視頻流接口和圖形和視頻組合器單元可設(shè)置于第二集成電路芯片上。視頻流接口耦合連接到區(qū)域視頻輸入端口并配置以提供視頻圖像幀數(shù)據(jù)用于儲(chǔ)存在區(qū)域數(shù)據(jù)幀儲(chǔ)存存儲(chǔ)器中，該視頻流接口亦設(shè)置于第二集成電路芯片上。圖形和視頻組合器單元耦合連接到轉(zhuǎn)換單元，并配置以將與視頻圖像幀數(shù)據(jù)相結(jié)合的數(shù)字圖像信息提供至該視頻圖像幀數(shù)據(jù)。
于另一個(gè)實(shí)施例中，圖形子系統(tǒng)可包括設(shè)置于第二集成電路芯片上耦合連接到可編程時(shí)序控制寄存器單元的顯示器時(shí)鐘脈沖發(fā)生器單元。該可編程時(shí)序控制寄存器單元從主系統(tǒng)CPU接收信息。配置該顯示器時(shí)鐘脈沖發(fā)生器單元以根據(jù)儲(chǔ)存在可編程時(shí)序控制寄存器單元內(nèi)的信息而產(chǎn)生譬如水平和垂直同步信號(hào)的顯示時(shí)序信號(hào)。
圖形子系統(tǒng)所具有的優(yōu)點(diǎn)為可克服涉及在同一集成電路芯片上處理RAMDAC和CPU的制造問題。此外，圖形子系統(tǒng)可便利地允許多個(gè)視頻流與計(jì)算機(jī)圖形同時(shí)顯示在CRT上，并將顯示數(shù)據(jù)儲(chǔ)存于譬如硬盤機(jī)或數(shù)字盒式磁帶錄像機(jī)(VCR)的裝置?？删庉媰?chǔ)存的圖像并于后來再顯示，或?qū)?chǔ)存的圖像與其它的計(jì)算機(jī)圖形和視頻流相結(jié)合。
圖2為顯示圖形子系統(tǒng)的一個(gè)實(shí)施例的方框圖。
圖3為拉取模式(pull mode)RAMDAC的一個(gè)實(shí)施例的示意圖。
圖4為具有附加LCD接口的一個(gè)實(shí)施例的拉取模式RAMDAC的另一個(gè)實(shí)施例的示意圖。
圖5為包括含有專用的垂直同步信號(hào)輸出的拉取模式RAMDAC的一個(gè)實(shí)施例計(jì)算機(jī)系統(tǒng)的另一個(gè)實(shí)施例的方框圖。
圖6為雙拉取模式RAMDAC的一個(gè)實(shí)施例的方框圖。
圖7為包括集成的視頻疊加電路的RAMDAC的另一個(gè)實(shí)施例的方框圖。
圖8為包括數(shù)字顯示儲(chǔ)存電路的RAMDAC的另一個(gè)實(shí)施例的方框圖。
圖9為包括數(shù)字顯示壓縮/解壓縮接口電路的RAMDAC的另一個(gè)雖然本發(fā)明易于實(shí)施為各種的修改和替代形式，但以下將用附圖舉例說明的方式來詳細(xì)說明本發(fā)明的特定實(shí)施例。然而，應(yīng)了解到這些附圖和詳細(xì)說明并非意在將本發(fā)明限制在所揭示的特定形式，反之，本發(fā)明將涵蓋所有落于本發(fā)明的精神和范圍內(nèi)的修改、等效和替換方案，而本發(fā)明的精神和范圍由所附權(quán)利要求書所界定。發(fā)明實(shí)施方案現(xiàn)參照

圖1，顯示了計(jì)算機(jī)系統(tǒng)10的一個(gè)實(shí)施例的方框圖。計(jì)算機(jī)系統(tǒng)10包括經(jīng)由存儲(chǔ)器總線38和內(nèi)存控制器34耦合連接到系統(tǒng)內(nèi)存36的CPU20。CPU20亦經(jīng)由I/O橋接器30和外圍總線耦合連接到南橋60，該外圍總線在此實(shí)施例中為高速封包基總線50。圖形處理器115亦耦合連接到CPU20。
例如，CPU20可用譬如PentiumTM或AthlonTM微處理器的x86微處理器為例來說明。然而，應(yīng)了解到，依照本發(fā)明的系統(tǒng)可使用其它類型的微處理器。
南橋60包括串行總線控制器62和電源管理控制器66。南橋60經(jīng)由串行總線64，譬如I2CTM總線或SMBusTM總線，而耦合連接到圖形子系統(tǒng)100。
如于圖2中更詳細(xì)說明的，圖形子系統(tǒng)100的一個(gè)實(shí)施例包括設(shè)置于第一集成電路(IC)芯片的圖形處理器115、設(shè)置于第二集成電路芯片的RAMDAC120、和稱之為數(shù)據(jù)幀緩沖器110的存儲(chǔ)器。
圖2為圖形子系統(tǒng)100的一個(gè)實(shí)施例的方框圖。為了簡化和清楚起見，所示對(duì)應(yīng)于圖1的各電路組件，編以相同的號(hào)碼。圖2的圖形子系統(tǒng)100包括經(jīng)由高速封包基總線71耦合連接到RAMDAC IC120的圖形處理器IC115。圖形處理器IC115亦耦合連接到數(shù)據(jù)幀緩沖存儲(chǔ)器110。RAMDAC120為一個(gè)獨(dú)立的IC，包括耦合連接到DMA控制器123的集成總線接口122。RAMDAC120亦包括耦合連接到總線接口122的轉(zhuǎn)換單元133。
現(xiàn)同時(shí)參照?qǐng)D1和圖2，響應(yīng)于從系統(tǒng)CPU20來的高層次圖形指令，圖形處理器115使用低層次圖形驅(qū)動(dòng)器軟件而產(chǎn)生通常稱之為數(shù)據(jù)幀的數(shù)字圖像，并儲(chǔ)存這些數(shù)據(jù)幀于數(shù)據(jù)幀緩沖存儲(chǔ)器110中。系統(tǒng)CPU20可經(jīng)由串行總線64而送顯示分辨率信息至RAMDAC120，或選擇使系統(tǒng)CPU20經(jīng)由高速封包基總線71而送顯示分辨率信息至RAMDAC120。如更進(jìn)一步示之于圖3中的說明，使用此分辨率信息來配置時(shí)鐘和顯示時(shí)序信號(hào)時(shí)距至RAMDAC120。當(dāng)轉(zhuǎn)換單元133轉(zhuǎn)換數(shù)字?jǐn)?shù)據(jù)幀并提供用于顯示器150的模擬信號(hào)時(shí)，DMA控制器123產(chǎn)生地址讀取指令，請(qǐng)求來自數(shù)據(jù)幀緩沖器110的下一個(gè)數(shù)字?jǐn)?shù)據(jù)幀，由此而從數(shù)據(jù)幀緩沖器110中檢索出數(shù)據(jù)。DMA控制器123所具有的優(yōu)點(diǎn)為可使RAMDAC120操作于拉取模式。
現(xiàn)參照?qǐng)D3，其顯示了圖2的RAMDAC120的拉取模式的一個(gè)實(shí)施例的方框圖。為了簡化和清楚起見，對(duì)應(yīng)于圖2中所示組件的各電路組件，編以相同號(hào)碼?？偩€接口122和DMA控制器123耦合連接到高速封包基總線71，可使得圖2的圖形處理器115將數(shù)據(jù)轉(zhuǎn)移至RAMDAC120。總線接口122耦合連接到轉(zhuǎn)換單元133，該轉(zhuǎn)換單元133包括彩色映射單元132，該彩色映射單元132可配置為RAM檢查表、DAC控制單元131和DAC電路134。DAC控制單元131耦合連接到DMA控制器133。彩色映射單元132耦合連接到DAC電路134。串行總線接口124耦合連接到時(shí)序控制寄存器單元126。顯示器時(shí)鐘脈沖發(fā)生器單元128亦耦合連接到時(shí)序控制寄存器單元126。電源管理單元130耦合連接到串行總線接口124。
CRT顯示器還需要水平和垂直同步信號(hào)來伴隨以數(shù)字?jǐn)?shù)據(jù)幀的模擬表現(xiàn)，該同步信號(hào)使得顯示器上的像素同步更新。顯示器時(shí)鐘脈沖發(fā)生器單元128提供垂直和水平同步信號(hào)，由顯示器和RAMDAC120的內(nèi)部電路所使用。時(shí)序控制寄存器單元126包括可編程緩存器，該等可編程緩存器響應(yīng)于由圖1的系統(tǒng)CPU20所執(zhí)行的指令，而儲(chǔ)存顯示分辨率和時(shí)序信息。此信息配置顯示器時(shí)鐘脈沖發(fā)生器單元128以產(chǎn)生特定的水平和垂直更新頻率。對(duì)于所選擇的顯示器，該信息還以適當(dāng)?shù)姆直媛识頓AC134的輸出格式化。
除了圖1的系統(tǒng)CPU20使用顯示信息、經(jīng)由圖1的串行總線64來編程RAMDAC120外，圖1的南橋60亦可發(fā)送指令。經(jīng)由串行總線64至電源管理單元130，以控制RAMDAC120輸出。
對(duì)于DAC134需要數(shù)字彩色值用于轉(zhuǎn)換作出響應(yīng)，DMA控制器123啟動(dòng)對(duì)于數(shù)據(jù)幀緩沖器110的地址讀取周期。當(dāng)對(duì)應(yīng)的數(shù)字幀數(shù)據(jù)到達(dá)時(shí)，總線接口122路由數(shù)據(jù)至彩色映射單元132，其中幀數(shù)據(jù)數(shù)字化分離成三原色紅、綠和籃。DAC134將各色彩的數(shù)字值轉(zhuǎn)換成顯示所需的模擬電壓電平。
圖4為圖3的拉取模式RAMDAC120的另一個(gè)實(shí)施例的方框圖，其具有附加的LCD接口136。為了簡化和清楚起見，對(duì)應(yīng)于圖3中所示這些組件的電路組件，編以相同的號(hào)碼。圖4的電路的操作類似于上面結(jié)合圖3所述的操作；然而在圖4電路中，說明了附加的LCD接口136的操作。
彩色映射單元132的數(shù)字RGB輸出，耦合連接到LCD接口136。該LCD接口136的數(shù)字輸出提供了用于LCD。由LCD接口136格式化檢查表132的數(shù)字輸出，從而便利地允許直接連接到LCD，由此免除了許多原有技術(shù)的LCD單元內(nèi)的模擬-數(shù)字電路。
現(xiàn)參照?qǐng)D5，顯示了圖1的拉取模式RAMDAC具有額外的專用垂直同步(V同步)信號(hào)輸出的一個(gè)實(shí)施例的方框圖。為了簡化和清楚起見，對(duì)應(yīng)于圖1中所示這些組件的電路組件，編以相同的號(hào)碼。
RAMDAC300經(jīng)由高速封包基總線71耦合連接到圖形處理器115。圖形處理器115經(jīng)由高速封包基總線50操作耦合連接到南橋60。
如上圖3中的說明，顯示器時(shí)鐘脈沖發(fā)生器單元128產(chǎn)生用于顯示時(shí)序的V同步信號(hào)。于圖5中，因?yàn)閳D形處理器115和CPU20需要發(fā)生V同步信號(hào)的通知，V同步信號(hào)路由到在南橋60內(nèi)的圖形處理器115和中斷控制器61。圖形處理器115需要V同步信號(hào)用于數(shù)字?jǐn)?shù)據(jù)幀緩沖器同步。中斷控制器61產(chǎn)生中斷信號(hào)至CPU20，該中斷信號(hào)使CPU20執(zhí)行相關(guān)于產(chǎn)生圖形子系統(tǒng)的中斷服務(wù)例程。在此實(shí)施例中，V同步信號(hào)由RAMDAC300以封包的形式分別經(jīng)由高速總線71和50發(fā)送到圖形處理器115和次橋接60，因此具有節(jié)省中斷接腳的優(yōu)點(diǎn)。
應(yīng)注意，于替代實(shí)施例中，V同步信號(hào)可由RAMDAC300提供作為專用輸出，并路由至圖形處理器115作為一條線路。然后圖形處理器115可經(jīng)由高速總線50發(fā)送對(duì)應(yīng)的V同步中斷信號(hào)以封包訊息的形式至南橋60，因此節(jié)省中斷接腳。
圖6為雙拉取模式RAMDAC集成電路芯片的實(shí)施例。為了簡化和清楚起見，對(duì)應(yīng)于圖1至圖5中這些組件的電路組件，編以相同的號(hào)碼。在此說明中，RAMDAC集成電路芯片包括二個(gè)功能上相等的拉取模式RAMDAC電路，RAMDAC250和RAMDAC260。雙RAMDAC集成電路芯片200耦合連接到由上第1-5圖中說明的圖形處理器115。RAMDAC250和RAMDAC260可包含由上圖3和圖4說明的電路，包括有DMA控制器123、彩色映射單元132、DAC134、顯示器時(shí)鐘脈沖發(fā)生器單元128、以及時(shí)序控制緩存器126。以下的附加電路耦合連接到RAMDAC250和RAMDAC260經(jīng)由高速封包基總線71耦合連接到圖形處理器115的高速總線接口220；振蕩器時(shí)脈電路(OSC)210；狀態(tài)緩存器230；耦合連接到總線接口的垂直同步中斷電路240。
各RAMDAC如上圖3中說明，經(jīng)由時(shí)序控制寄存器單元126而獨(dú)立地可編程制作。獨(dú)立控制具有優(yōu)點(diǎn)為可使得同時(shí)使用二個(gè)具有不同分辨率的CRT顯示器。
在系統(tǒng)操作期間，從各RAMDAC250和RAMDAC260來的V同步信號(hào)傳輸回在南橋60中的中斷控制器61作為V同步中斷，如在上圖5中的V同步說明。一般而言，二個(gè)V同步信號(hào)將需要二個(gè)V同步中斷輸入以使控制器61中斷。
然而在本實(shí)施例中，狀態(tài)緩存器230包括一對(duì)狀態(tài)位，該狀態(tài)位用來監(jiān)視RAMDAC250和RAMDAC260的V同步輸出。各例子中，當(dāng)RAMDAC250和RAMDAC260的其中任一個(gè)產(chǎn)生V同步信號(hào)，而于狀態(tài)緩存器230中的對(duì)應(yīng)V同步位設(shè)定為邏輯值1。V同步信號(hào)亦耦合連接到垂直同步中斷電路240的輸出。垂直同步中斷電路240的輸出類似于上文以圖5說明的V同步中斷。
在此實(shí)施例中，垂直同步中斷電路顯示為邏輯“或”功能。然而，應(yīng)注意到可使用任何等效于邏輯“或”功能的布爾電路。此V同步信號(hào)的組合具有優(yōu)點(diǎn)為可節(jié)省至中斷控制器61的一個(gè)中斷輸入。當(dāng)CPU20接收中斷請(qǐng)求時(shí)，CPU20執(zhí)行中斷服務(wù)例程，讀取狀態(tài)緩存器230找出那一位被設(shè)定對(duì)應(yīng)到RAMDAC產(chǎn)生的V同步信號(hào)。然后CPU20執(zhí)行對(duì)應(yīng)的中斷服務(wù)例程。響應(yīng)于CPU20讀取狀態(tài)緩存器230，而清除狀態(tài)緩存器230中的狀態(tài)位。
由于出現(xiàn)在二個(gè)RAMDAC電路中的數(shù)據(jù)流的高頻寬，圖形處理器115在送出圖形數(shù)據(jù)至RAMDAC200之前，可先壓縮幀數(shù)據(jù)?？梢允褂煤唵蔚膲嚎s技術(shù)。例如，對(duì)于24位像素?cái)?shù)據(jù)(該數(shù)據(jù)以8位來表示每一種顏色)，可以發(fā)送32位字，其中前3個(gè)字節(jié)指定顏色而最后一個(gè)字節(jié)指定為其重復(fù)表現(xiàn)的次數(shù)。
現(xiàn)參照?qǐng)D7，顯示具有集成視頻疊加電路的RAMDAC的一個(gè)實(shí)施例的方框圖。在此實(shí)施例中，RAMDAC為拉取模式RAMDAC。然應(yīng)注意到，在其它實(shí)施例中，RAMDAC可操作于推出模式。為了簡化和清楚的目的，對(duì)應(yīng)于第1至6圖中所示組件的電路組件編以相同的號(hào)碼。此實(shí)施例中包括集成視頻疊加電路，該電路具有允許視頻圖像疊加至計(jì)算機(jī)圖形的優(yōu)點(diǎn)。
總線接口122經(jīng)過高速封包基總線71耦合連接到圖1的圖形處理器115?？偩€接口122亦耦合連接到時(shí)序控制緩存器126、圖形/視頻組合器單元170、和DMA控制器123。DMA控制器123耦合連接到顯示器時(shí)鐘脈沖發(fā)生器單元128。視頻流接口140耦合連接到區(qū)域數(shù)據(jù)幀儲(chǔ)存緩沖器150。區(qū)域數(shù)據(jù)幀儲(chǔ)存緩沖器150耦合連接到視頻流檢索器160，該視頻流檢索器160耦合連接到尺寸調(diào)整引擎(resizing engine)165。尺寸調(diào)整引擎165耦合連接到圖形/視頻組合器單元170。圖形/視頻組合器單元170耦合連接到彩色映射單元132。彩色映射單元132耦合連接到DAC134。視頻流接口140接收從區(qū)域視頻輸入145來的輸入。視頻流時(shí)間標(biāo)記處理器175亦接收其從區(qū)域視頻輸入145來的輸入。視頻流時(shí)間標(biāo)記處理器175耦合連接到數(shù)據(jù)幀同步器180，該數(shù)據(jù)幀同步器180耦合連接到顯示器時(shí)鐘脈沖發(fā)生器單元128。
在此實(shí)施例中，區(qū)域視頻輸入145顯示為一般視頻輸入，然而，其它實(shí)施例可包含譬如RGB、YUV、1394、總線2.0或I鏈路的視頻接口。
當(dāng)視頻數(shù)據(jù)成為數(shù)據(jù)流而經(jīng)過區(qū)域視頻輸入145時(shí)，視頻流時(shí)間標(biāo)記由視頻流時(shí)間標(biāo)記處理器175所捕獲。將時(shí)間標(biāo)記送到數(shù)據(jù)幀同步器180以同步時(shí)間標(biāo)記和V同步信號(hào)。顯示率可設(shè)定為視頻數(shù)據(jù)幀率的整數(shù)倍。視頻數(shù)據(jù)幀由視頻流接口140而儲(chǔ)存于區(qū)域數(shù)據(jù)幀儲(chǔ)存緩沖器150中。當(dāng)DAC134請(qǐng)求顯示數(shù)據(jù)幀時(shí)，通過視頻流檢索器160從區(qū)域數(shù)據(jù)幀儲(chǔ)存緩沖器150中取得視頻數(shù)據(jù)幀，且圖形/視頻組合器單元170將視頻數(shù)據(jù)疊加于顯示數(shù)據(jù)上。將合成的幀數(shù)據(jù)送到彩色映射單元132，該彩色映射單元132提供對(duì)應(yīng)于由幀數(shù)據(jù)所指示彩色的數(shù)字RGB彩色值。數(shù)字RGB輸出由DAC134提供和轉(zhuǎn)換以便顯示。
若由使用者再現(xiàn)顯示視頻窗口，則對(duì)圖1中的CPU20所執(zhí)行的指令加以響應(yīng)，而將新視頻窗口尺寸信息數(shù)據(jù)儲(chǔ)存于時(shí)序控制緩存器126中。尺寸調(diào)整引擎165以數(shù)學(xué)方式調(diào)整視頻數(shù)據(jù)，從而適應(yīng)新的窗口尺寸需要。
于另外一個(gè)實(shí)施例中，視頻流可以從TV來源進(jìn)入。在此情況下，視頻流接口140以數(shù)學(xué)方式集成二個(gè)交錯(cuò)的(interleaved)半個(gè)TV數(shù)據(jù)，將其構(gòu)成完整的視頻數(shù)據(jù)數(shù)據(jù)幀。此單一集成的數(shù)據(jù)幀儲(chǔ)存于區(qū)域數(shù)據(jù)幀儲(chǔ)存緩沖器150中。
現(xiàn)參照?qǐng)D8，顯示圖7的RAMDAC具有額外的數(shù)字視頻輸出，提供于光盤儲(chǔ)存的實(shí)施例。為了簡化和清楚起見，對(duì)應(yīng)于圖7中所示組件的電路組件編以相同的號(hào)碼。用于上述圖7電路操作的說明，相似于圖8電路的操作。下文說明數(shù)字視頻輸出和DMA控制器123的操作。
彩色映射單元132耦合連接到總線接口122和DMA控制器123。彩色映射單元132的數(shù)字RGB輸出連接回到總線接口122。數(shù)字RGB顯示數(shù)據(jù)提供到DAC134，DMA控制器123產(chǎn)生寫入周期請(qǐng)求以儲(chǔ)存數(shù)字RGB顯示數(shù)據(jù)于特定的系統(tǒng)內(nèi)存區(qū)域。其優(yōu)點(diǎn)是允許數(shù)字RGB顯示數(shù)據(jù)儲(chǔ)存在硬盤或其它儲(chǔ)存媒體中。該數(shù)字RGB顯示數(shù)據(jù)可供將來單獨(dú)地或與其它圖形或視頻圖像組合而予以重播。
現(xiàn)參照?qǐng)D9，顯示圖8的RAMDAC具有額外的數(shù)字視頻(DV)接口的實(shí)施例。為了簡化和清楚的目的，對(duì)應(yīng)于圖8中所示組件的電路組件編以相同的號(hào)碼。以上用于描述圖7和圖8電路操作的說明，類似用于描述圖9電路操作的說明。下文說明數(shù)字視頻(DV)接口185的操作。
數(shù)字視頻(DV)接口185耦合連接到彩色映射單元132的數(shù)字RGB輸出連接。DV接口185接收從DV輸入端口186來的DV編碼輸入。DV接口185經(jīng)由DV輸出端口187提供DV編碼輸出。
在此實(shí)施例中，DV接口185用DV編碼和譯碼標(biāo)準(zhǔn)壓縮和解壓縮數(shù)字?jǐn)?shù)據(jù)。然而，其它的實(shí)施例可包括其它的標(biāo)準(zhǔn)，譬如活動(dòng)圖像專家組(MPEG)標(biāo)準(zhǔn)。
當(dāng)數(shù)字RGB顯示數(shù)據(jù)由彩色映射單元132供應(yīng)至DAC134時(shí)，DV接口185使用DV編碼標(biāo)準(zhǔn)壓縮數(shù)字RGB顯示數(shù)據(jù)，并將編碼的數(shù)字信號(hào)提供至DV輸出端口187，以用于譬如數(shù)字VRC的裝置。DV接口185亦解壓縮從DV輸入端口186接收的DV編碼視頻，并提供對(duì)應(yīng)的數(shù)字RGB顯示數(shù)據(jù)，以用于DAC134或儲(chǔ)存在硬盤，如以上圖8的電路說明所描述的。
于另一個(gè)實(shí)施例中，使用高速封包基總線的封包性質(zhì)和高頻寬，其具有的優(yōu)點(diǎn)為將從DV輸入端口186接收的DV編碼信號(hào)路由至圖1的圖形處理器115用于譯碼。然后可將譯碼的數(shù)字RGB信號(hào)送回至DAC，用來轉(zhuǎn)換成顯示用的模擬信號(hào)，如以上圖1～圖3的說明。同樣地，從彩色映射單元132出來的數(shù)字RGB顯示數(shù)據(jù)可以路由回到圖1的圖形處理器115，使用DV編碼標(biāo)準(zhǔn)來壓縮，然后送到DV接口輸出端口187。
在本領(lǐng)域普通技術(shù)人員一旦完全了解上述揭示的說明后，將清楚了解到本發(fā)明可作許多的變化和修改。所附權(quán)利要求書范圍將包含所有這類變化和修改。
工業(yè)應(yīng)用本發(fā)明可應(yīng)用于圖形產(chǎn)生器子系統(tǒng)。
權(quán)利要求
1.一種圖形子系統(tǒng)，包括圖形處理器(115)，設(shè)置于第一集成電路芯片上，其中該圖形處理器配置用來響應(yīng)于從CPU接收的圖形指令而再現(xiàn)數(shù)字圖像信息，并將該數(shù)字圖像信息儲(chǔ)存于存儲(chǔ)器中；轉(zhuǎn)換單元(133)，設(shè)置于第二集成電路芯片上，其中該轉(zhuǎn)換單元包括彩色映射單元(132)，該彩色映射單元耦合連接以將該數(shù)字圖像信息轉(zhuǎn)換為數(shù)字RGB顯示數(shù)據(jù)，其中該轉(zhuǎn)換單元進(jìn)一步包括數(shù)模轉(zhuǎn)換器(134)，耦合連接以將該數(shù)字RGB顯示數(shù)據(jù)轉(zhuǎn)換至一個(gè)或多個(gè)模擬信號(hào)，用來驅(qū)動(dòng)視頻顯示；以及直接內(nèi)存存取(DMA)控制器(123)，設(shè)置于該第二集成電路芯片上，其中該DMA控制器經(jīng)配置以產(chǎn)生讀取請(qǐng)求，檢索出儲(chǔ)存于該存儲(chǔ)器中的該數(shù)字圖像信息，并使該數(shù)字圖像信息提供至該轉(zhuǎn)換單元；其中該DMA控制器經(jīng)進(jìn)一步配置以產(chǎn)生寫入周期，使該數(shù)字RGB顯示數(shù)據(jù)寫到指定的內(nèi)存區(qū)。
2.如權(quán)利要求1所述的圖形子系統(tǒng)，其中該彩色映射單元包括隨機(jī)存取存儲(chǔ)器檢查表。
3.如權(quán)利要求1所述的圖形子系統(tǒng)，進(jìn)一步包括數(shù)字視頻接口(185)，設(shè)置于該第二集成電路芯片上，其中該數(shù)字視頻接口耦合連接至該轉(zhuǎn)換單元和該DMA控制器，并經(jīng)配置以接收該數(shù)字RGB顯示數(shù)據(jù)，而且提供編碼的數(shù)字視頻輸出。
4.如權(quán)利要求3所述的圖形子系統(tǒng)，其中該數(shù)字視頻接口經(jīng)進(jìn)一步配置以接收該編碼的數(shù)字視頻，并提供譯碼的RGB顯示數(shù)據(jù)。
5.如權(quán)利要求1所述的圖形子系統(tǒng)，進(jìn)一步包括顯示器時(shí)鐘脈沖發(fā)生器單元(120)，設(shè)置于該第二集成電路芯片上，其中該顯示器時(shí)鐘脈沖發(fā)生器單元耦合連接到該圖形處理器，并經(jīng)配置以產(chǎn)生顯示時(shí)序信號(hào)，用來驅(qū)動(dòng)視頻顯示。
6.如權(quán)利要求5所述的圖形子系統(tǒng)，其中該顯示時(shí)序信號(hào)包括垂直和水平同步信號(hào)。
7.如權(quán)利要求6所述的圖形子系統(tǒng)，進(jìn)一步包括可編程時(shí)序控制寄存器單元(126)，設(shè)置于該第二集成電路芯片上，其中該可編程時(shí)序控制寄存器單元耦合連接到該顯示器時(shí)鐘脈沖發(fā)生器單元，并經(jīng)配置以儲(chǔ)存顯示時(shí)序信息。
8.一種計(jì)算機(jī)系統(tǒng)，包括CPU(20)；圖形子系統(tǒng)(100)，耦合連接于該CPU，包括圖形處理器(115)，設(shè)置于第一集成電路芯片上，其中該圖形處理器配置用來響應(yīng)于從該CPU接收的圖形指令而再現(xiàn)數(shù)字圖像信息，并將該數(shù)字圖像信息儲(chǔ)存于第一存儲(chǔ)器中；轉(zhuǎn)換單元(133)，設(shè)置于第二集成電路芯片上，其中該轉(zhuǎn)換單元包括彩色映射單元(132)，該彩色映射單元耦合連接以將該數(shù)字圖像信息轉(zhuǎn)換至數(shù)字RGB顯示數(shù)據(jù)，其中該轉(zhuǎn)換單元進(jìn)一步包括數(shù)模轉(zhuǎn)換器，該數(shù)模轉(zhuǎn)換器耦合連接以將該數(shù)字RGB顯示數(shù)據(jù)轉(zhuǎn)換為一個(gè)或多個(gè)模擬信號(hào)，用來驅(qū)動(dòng)視頻顯示；以及直接內(nèi)存存取(DMA)控制器(123)，設(shè)置于該第二集成電路芯片上，其中該DMA控制器經(jīng)配置以產(chǎn)生讀取請(qǐng)求，檢索出儲(chǔ)存于該第一存儲(chǔ)器中的該數(shù)字圖像信息，并使該數(shù)字圖像信息提供至該轉(zhuǎn)換單元；其中該DMA控制器經(jīng)進(jìn)一步配置以產(chǎn)生寫入周期，使該數(shù)字RGB顯示數(shù)據(jù)寫到指定的內(nèi)存區(qū)。
9.如權(quán)利要求8所述的計(jì)算機(jī)系統(tǒng)，其中該彩色映射單元(132)包括隨機(jī)存取存儲(chǔ)器檢查表。
10.如權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，進(jìn)一步包括系統(tǒng)內(nèi)存(36)，耦合連接至內(nèi)存控制器，其中該內(nèi)存控制器經(jīng)配置以提供接口至該系統(tǒng)內(nèi)存。
全文摘要
一種包括用來連接到設(shè)置于集成電路(IC)芯片的圖形總線的RAMDAC(120)的圖形子系統(tǒng)，與圖形處理器(115)分離。于一個(gè)實(shí)施例中，圖形處理配置成響應(yīng)于圖形指令而再現(xiàn)數(shù)字圖像信息，并將該數(shù)字圖像信息儲(chǔ)存于存儲(chǔ)器中。RAMDACIC包括轉(zhuǎn)換單元(133)，該轉(zhuǎn)換單元(133)包括彩色映射單元(132)和數(shù)模轉(zhuǎn)換器(134)，并配置成可將代表的數(shù)字圖像信息轉(zhuǎn)換成一個(gè)或多個(gè)用來驅(qū)動(dòng)視頻顯示器的模擬信號(hào)。該圖形子系統(tǒng)更進(jìn)一步包括直接內(nèi)存存取(DMA)控制器(123)，設(shè)置于第二集成電路芯片。該DMA控制器配置成產(chǎn)生讀取請(qǐng)求，以檢索出儲(chǔ)存在存儲(chǔ)器中的數(shù)字圖像信息，由此而使得將數(shù)字圖像信息提供于轉(zhuǎn)換單元中。DMA控制器進(jìn)一步配置成產(chǎn)生寫入周期，以使得從轉(zhuǎn)換單元中的彩色映射單元所接收的數(shù)字RGB顯示數(shù)據(jù)，提供用來儲(chǔ)存于存儲(chǔ)器的特定區(qū)域。于另一個(gè)實(shí)施例中，圖形子系統(tǒng)可包括設(shè)置在第二集成電路芯片上的數(shù)字視頻接口(185)。該數(shù)字視頻接口配置成可從彩色映射單元接收數(shù)字RGB顯示數(shù)據(jù)，并將編碼的數(shù)字視頻輸出提供至數(shù)字視頻輸出端口。該數(shù)字視頻接口更進(jìn)一步配置成接收從數(shù)字視頻輸入端口來的編碼的數(shù)字視頻，并提供譯碼的數(shù)字顯示數(shù)據(jù)儲(chǔ)存于譬如VCR的裝置中。
文檔編號(hào)G06T11/00GK1430775SQ01810026
公開日2003年7月16日 申請(qǐng)日期2001年3月9日 優(yōu)先權(quán)日2000年5月24日
發(fā)明者G·薩托里, D·E·古利克 申請(qǐng)人:先進(jìn)微裝置公司