專利名稱：用于集成電路檢驗(yàn)的高精度計(jì)時(shí)模型的制作方法
背景技術(shù)：
相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求2001年5月12日提交的美國臨時(shí)專利申請(qǐng)第60/203,748號(hào)“用于計(jì)時(shí)/功率檢驗(yàn)高精度計(jì)時(shí)模型(High AccuracyTiming Model for Timing/Power Verification)”的權(quán)利。
通常，計(jì)時(shí)參數(shù)定義信號(hào)如何從晶片的一部分傳到另一部分。舉例而言，計(jì)時(shí)參數(shù)定義上升信號(hào)及下降信號(hào)從LSI/VLSI中的驅(qū)動(dòng)電路傳到接收電路之時(shí)間。目前，根據(jù)以實(shí)例為基礎(chǔ)的延遲及功率計(jì)算而產(chǎn)生計(jì)時(shí)及功率信息。從固定數(shù)據(jù)庫依公式進(jìn)行延遲及功率計(jì)算。特定地，數(shù)據(jù)庫定義管腳到管腳延遲，并由輸入信號(hào)轉(zhuǎn)換速率及輸出負(fù)載電容的固定的參考檢索表輸出上升、下降時(shí)間。利用固定的基礎(chǔ)數(shù)據(jù)庫，根據(jù)輸入信號(hào)轉(zhuǎn)換速率及固定的輸出負(fù)載電容，規(guī)定輸出上升、下降時(shí)間。
為產(chǎn)生用于計(jì)時(shí)檢驗(yàn)的數(shù)據(jù)庫，利用負(fù)載電容及輸入信號(hào)轉(zhuǎn)換速率而從輸入電壓的變化導(dǎo)出輸出電壓的變化。然而，這種簡(jiǎn)單技術(shù)未計(jì)及電路層次及設(shè)備層次非線性特征。為進(jìn)一步簡(jiǎn)化分析要求，設(shè)備的輸出信號(hào)曲線被規(guī)定為線性掃描(sweep)。隨光刻法的持續(xù)迅速進(jìn)步，且晶體管尺寸變得更小，這一輸出信號(hào)曲線在更大程度上為晶體管的非線性工作區(qū)所支配。
這種原有技術(shù)在驅(qū)動(dòng)例延遲(driving instance delay)及RC網(wǎng)絡(luò)傳播延遲兩方面都導(dǎo)致計(jì)算中的錯(cuò)誤。特別是，這些原有技術(shù)線性掃瞄技術(shù)不能匹配對(duì)應(yīng)于各電路的信號(hào)曲線，并因此對(duì)延遲計(jì)算造成不可接受的錯(cuò)誤。舉例而言，線性掃瞄技術(shù)未計(jì)入電阻屏蔽效應(yīng)。這些電阻屏蔽效應(yīng)是由在RC網(wǎng)絡(luò)中的電阻組件所造成的。在DSM/UDSM設(shè)計(jì)中，這些電阻屏蔽效應(yīng)受到了放大。因此，使用上述這些線性掃瞄技術(shù)，實(shí)際信號(hào)延遲可能與延遲預(yù)測(cè)相去甚遠(yuǎn)。因此，需要有新的驅(qū)動(dòng)方法，用以適當(dāng)?shù)赜?jì)算出延遲及功率結(jié)果，該延遲及功率結(jié)果準(zhǔn)確反映在DSM/UDSM設(shè)計(jì)里發(fā)現(xiàn)的非線性特點(diǎn)。
在DSM/UDSM設(shè)計(jì)里，對(duì)于正確計(jì)算計(jì)時(shí)延遲參數(shù)及功耗來說，根據(jù)電路輸出電壓的變化而建立電路輸出強(qiáng)度的模型是關(guān)鍵的。因傳統(tǒng)的線性電壓掃瞄技術(shù)不能匹配實(shí)際的信號(hào)曲線及電路，并因此造成在延遲及功率計(jì)算上不可接受的錯(cuò)誤，所以需要依輸出(驅(qū)動(dòng))電壓的變化，更準(zhǔn)確地建立電路特性的模型。
在一實(shí)施例里，可變電流源模型運(yùn)行如下所述。指定多個(gè)時(shí)間例(time instance)，該時(shí)間例對(duì)應(yīng)于多個(gè)加到電路上的輸出電壓。選擇初始的驅(qū)動(dòng)電流(initial drive current)，并通過以該初始的電流來模擬在驅(qū)動(dòng)點(diǎn)的RC網(wǎng)絡(luò)的驅(qū)動(dòng)，確定與驅(qū)動(dòng)電流對(duì)應(yīng)的驅(qū)動(dòng)電壓。動(dòng)態(tài)確定電路的負(fù)載電容，在一實(shí)施例中，根據(jù)驅(qū)動(dòng)電流，由RC網(wǎng)絡(luò)的充電及放電而確定負(fù)載電容。對(duì)每一時(shí)間例，由根據(jù)早先的時(shí)間例的驅(qū)動(dòng)電壓及負(fù)載電容，確定電路的新的驅(qū)動(dòng)電流。對(duì)每一時(shí)間例，根據(jù)驅(qū)動(dòng)電壓及RC網(wǎng)絡(luò)的轉(zhuǎn)移函數(shù)而確定接收電壓。利用驅(qū)動(dòng)電壓及接收電壓產(chǎn)生RC網(wǎng)絡(luò)的計(jì)時(shí)參數(shù)。
在一實(shí)施例中，產(chǎn)生一個(gè)電路特征模型，從而對(duì)于每個(gè)時(shí)間例，由根據(jù)早先時(shí)間例的驅(qū)動(dòng)電壓及負(fù)載電容，確定新驅(qū)動(dòng)電流。電路特征模型描述在電路的輸入信號(hào)轉(zhuǎn)換速率、負(fù)載電容、驅(qū)動(dòng)電流及驅(qū)動(dòng)電壓之間的關(guān)系。在一實(shí)施例中，存取此模型，根據(jù)所選的驅(qū)動(dòng)電壓、有效電容及輸入信號(hào)轉(zhuǎn)換速率而提取驅(qū)動(dòng)電流。


圖10D描述門級(jí)電路，其具有用于串?dāng)_分析的電流源；圖11描述用于IR降(drop)分析的電路模型；圖12描述一通用計(jì)算機(jī)系統(tǒng)，其用于執(zhí)行本發(fā)明的EDA軟件。
發(fā)明詳述在2000年5月12日提交，題為“High Accuracy Timing Model forTiming/Power Verifiction”的第60/202748號(hào)美國臨時(shí)專利申請(qǐng)的揭示內(nèi)容在此直接結(jié)合為參考資料。計(jì)時(shí)參數(shù)計(jì)算圖1描述一實(shí)施例，用以顯示一電路的計(jì)時(shí)參數(shù)的特性。此電路包括驅(qū)動(dòng)電路110及接收電路130，二者經(jīng)由電阻電容(“RC”)網(wǎng)絡(luò)120互連。在一實(shí)施例中，RC網(wǎng)絡(luò)包括若干互連線，其由金屬或多晶硅制成，設(shè)置在集成電路的一或多層上。驅(qū)動(dòng)電路110用來代表在輸出級(jí)提供驅(qū)動(dòng)源(例如充電/放電路線)的許多種類電路。類似地，接收電路130用于代表接收信號(hào)并通過電路(例如邏輯門)進(jìn)行傳播的許多種類電路。
在用于規(guī)定計(jì)時(shí)參數(shù)的一實(shí)施例中，電路的延遲既包括驅(qū)動(dòng)例(driving instance)延遲，也包括RC網(wǎng)絡(luò)傳播延遲。在此所使用的驅(qū)動(dòng)例延遲是電路(例如驅(qū)動(dòng)電路110)表現(xiàn)出的計(jì)時(shí)延遲，并作為一信號(hào)對(duì)電路的輸入與響應(yīng)于該輸入的該電路的輸出之間的時(shí)間差而測(cè)量。在此所使用的RC網(wǎng)絡(luò)傳播被定義成在信號(hào)通過一連線互連網(wǎng)絡(luò)(例如RC網(wǎng)絡(luò)120)傳播時(shí)，由一驅(qū)動(dòng)電路(例如驅(qū)動(dòng)電路110)的輸出電壓和一接收電路(例如接收電路130)的輸入電壓所測(cè)得的信號(hào)延遲。
輸入到電路的電壓信號(hào)的特征在于輸入信號(hào)轉(zhuǎn)換速率。通常，輸入信號(hào)轉(zhuǎn)換速率度量電壓從Vdd的10％升為Vdd的90％、或從Vdd的90％降為Vdd的10％的速率。對(duì)于圖1示例來說，驅(qū)動(dòng)例延遲是驅(qū)動(dòng)電路110傳播一個(gè)信號(hào)、而以需要用以產(chǎn)生電壓Vd的時(shí)間差進(jìn)行度量所表現(xiàn)出的時(shí)間延遲，該電壓Vd是在驅(qū)動(dòng)電路110的輸入端的電壓。門級(jí)電路(例如驅(qū)動(dòng)電路110)可能包括一個(gè)或多個(gè)輸入。輸入向量則代表不同輸入狀態(tài)的組合。圖1的例子只有一個(gè)輸入信號(hào)，該輸入信號(hào)從0轉(zhuǎn)換到1或從1轉(zhuǎn)換到0，由此分別造成輸出信號(hào)從1轉(zhuǎn)換到0或從0轉(zhuǎn)換到1。對(duì)于圖1所示的簡(jiǎn)化驅(qū)動(dòng)電路(其僅包括一個(gè)輸入)，輸入向量105包含一輸入波形(該輸入波形從低邏輯電平轉(zhuǎn)換到高邏輯電平)和第二輸入向量(該第二輸入向量從高邏輯電平轉(zhuǎn)換到低邏輯電平)。如以下結(jié)合圖2所述，電路可包括多個(gè)輸入，且各輸入向量可包括對(duì)應(yīng)于該多個(gè)輸入的信號(hào)轉(zhuǎn)換的不同組合。
在輸入向量105里的信號(hào)的特征部分在于輸入信號(hào)轉(zhuǎn)換速率。在一實(shí)施例中，輸入向量105的信號(hào)以一個(gè)或多個(gè)預(yù)定的輸入信號(hào)轉(zhuǎn)換速率來驅(qū)動(dòng)驅(qū)動(dòng)電路110。這些輸入信號(hào)轉(zhuǎn)換速率通常由另一電路的輸出級(jí)產(chǎn)生，該另一電路驅(qū)動(dòng)驅(qū)動(dòng)電路110。
圖2描述另一實(shí)施例，以表現(xiàn)集成電路中的計(jì)時(shí)參數(shù)的特征。電路200有標(biāo)準(zhǔn)單元210，其通過IC互連網(wǎng)絡(luò)220而耦合到標(biāo)準(zhǔn)單元230。IC互連網(wǎng)絡(luò)由配置在集成電路的一個(gè)或多個(gè)金屬或多晶硅層上的接線組成。各標(biāo)準(zhǔn)單元(210及230)實(shí)現(xiàn)一個(gè)或多個(gè)門級(jí)電路。如所周知，“門級(jí)電路”可包括利用緩沖器、邏輯門、雙穩(wěn)電路、時(shí)鐘電路等等的各種電路。如圖2所示，輸入向量240是對(duì)標(biāo)準(zhǔn)單元210的輸入，用以驅(qū)動(dòng)實(shí)現(xiàn)于該標(biāo)準(zhǔn)單元中的一個(gè)或多個(gè)邏輯電路。雖然圖2所示為單獨(dú)一種組合，輸入向量240包括一“系列”對(duì)于邏輯電路來說是合適的輸入信號(hào)組合。同樣，所述電路的特征可以在于多個(gè)輸入向量從而使不同的輸入向量具有不同的輸入信號(hào)轉(zhuǎn)換速率。標(biāo)準(zhǔn)單元210的驅(qū)動(dòng)例延遲根據(jù)輸入向量240的電壓信號(hào)(其將標(biāo)準(zhǔn)單元210驅(qū)動(dòng)到輸出驅(qū)動(dòng)電壓，即圖2中所標(biāo)的Vd1...Vdn)來測(cè)量。對(duì)應(yīng)于網(wǎng)絡(luò)200的RC網(wǎng)絡(luò)傳播延遲根據(jù)該輸出驅(qū)動(dòng)電壓Vd1...Vdn來測(cè)量，輸出驅(qū)動(dòng)電壓Vd1...Vdn將IC互連網(wǎng)絡(luò)220驅(qū)動(dòng)到標(biāo)準(zhǔn)單元230的輸入接收電路電壓，即Vr1...Vrn。在一個(gè)實(shí)施例中，EDA軟件對(duì)于每一“網(wǎng)(net)”上的集成電路在“網(wǎng)”的基礎(chǔ)上產(chǎn)生計(jì)時(shí)參數(shù)。圖2中的電路200顯示了單獨(dú)一個(gè)網(wǎng)?？勺冸娏髟茨Ｐ捅景l(fā)明利用可變電流源確定計(jì)時(shí)及功率參數(shù)。對(duì)應(yīng)于多個(gè)時(shí)間間隔來確定有效電流，即被分析的電路的輸出。接著，用這一有效電流來驅(qū)動(dòng)在每個(gè)時(shí)間例上的RC網(wǎng)絡(luò)。對(duì)應(yīng)于特定電流，即Ieff，RC網(wǎng)絡(luò)的響應(yīng)提供了在驅(qū)動(dòng)點(diǎn)變化的電壓，它接著在每個(gè)時(shí)間間隔產(chǎn)生對(duì)應(yīng)于RC網(wǎng)絡(luò)的新的有效電容。基于在該驅(qū)動(dòng)點(diǎn)的新的有效電容及電壓，確定新的有效電流并把它送到RC網(wǎng)絡(luò)。如以下所更詳細(xì)描述的，在每一時(shí)間間隔變化的電流驅(qū)動(dòng)RC網(wǎng)絡(luò)，并影響該RC網(wǎng)絡(luò)的從驅(qū)動(dòng)點(diǎn)看去的等效電容。作為專門用語，“動(dòng)態(tài)電容”指的是在每個(gè)時(shí)間間隔的RC網(wǎng)絡(luò)的等效電容(亦即該電容是動(dòng)態(tài)的，因它對(duì)應(yīng)于RC網(wǎng)絡(luò)的電流充電及放電以及在該RC網(wǎng)絡(luò)的驅(qū)動(dòng)點(diǎn)變化的電壓而變化)。對(duì)圖1所示的例子，在每個(gè)時(shí)間間隔計(jì)算對(duì)應(yīng)于電路110的有效電流Id。接著，在每個(gè)時(shí)間例用此有效電流驅(qū)動(dòng)該RC網(wǎng)絡(luò)，并在每個(gè)時(shí)間例計(jì)算有效電容。
圖3A顯示一個(gè)電路，該電流在第一時(shí)間例以可變電流源為模型。如圖3A所示，電路300的電流I1產(chǎn)生對(duì)于電容305的有效電流Ieff。電容305表示RC網(wǎng)絡(luò)(例如在集成電路中的互連網(wǎng)絡(luò))的等效電容。第一電流I1表示在第一時(shí)間例的電流。在一實(shí)施例中，通過使一驅(qū)動(dòng)電路電流特征化而確定電流I1。舉例而言，可以根據(jù)對(duì)驅(qū)動(dòng)電路的輸入電壓而表述電流I1的特征。
圖3B顯示一個(gè)電路，該電流在第二時(shí)間例以可變電流源為模型。如圖3B所示，電路320的第二電流I2及第一電流I1結(jié)合，而產(chǎn)生對(duì)于電容310的有效電流Ieft。該第二電流I2反應(yīng)出在第二時(shí)間例施加到RC網(wǎng)絡(luò)的電流的變化。圖3C顯示一個(gè)電路，該電流在時(shí)間例“n”以可變電流源為模型。對(duì)于時(shí)間例“n”，有效電流是在每一時(shí)間例施加到RC網(wǎng)絡(luò)、用以產(chǎn)生有效電流Ieff的較早電流I1到I(n-1)之和。所述電流中的一個(gè)或多個(gè)可能是負(fù)電流(亦即反向流動(dòng)的電流)。新的有效電流被施加到電容340上，并根據(jù)施加到RC網(wǎng)絡(luò)及阻抗上的電流而計(jì)算在驅(qū)動(dòng)點(diǎn)的電壓。
如圖3A～圖3C的例子所示，對(duì)于被分析的電路，在多個(gè)時(shí)間例基于電壓而計(jì)算電流——從而還有變化的電容——的迭代技術(shù)可稱為可變電流源模型。通過考慮到電路的開關(guān)晶體管的非線性電流-電壓(V-I)特征，本發(fā)明的可變電流源說明了被分析的電路的實(shí)際行為。因此，可變電流源技術(shù)可準(zhǔn)確地捕獲RC網(wǎng)絡(luò)的電阻屏蔽。電路模型特征本發(fā)明的技術(shù)根據(jù)輸入信號(hào)轉(zhuǎn)換速率及各負(fù)載電容，確定各驅(qū)動(dòng)電路的電壓及電流(V-I)的特征。圖4顯示一示范性驅(qū)動(dòng)電路，其用于本發(fā)明的電路特性化。一驅(qū)動(dòng)電路(反相器)400作為輸入而接收一個(gè)電壓Vinput，并作為輸出而產(chǎn)生驅(qū)動(dòng)電壓Vd及驅(qū)動(dòng)電流Id。在圖4中同樣顯示了驅(qū)動(dòng)電壓Vd及驅(qū)動(dòng)電流Id驅(qū)動(dòng)電容負(fù)載CL。輸入電壓Vinput體現(xiàn)了輸入信號(hào)轉(zhuǎn)換速率。對(duì)于圖4的示例輸入電壓而言，輸入信號(hào)轉(zhuǎn)換速率是電壓從高邏輯電平轉(zhuǎn)變到低邏輯電平(例如從Vdd的90％到10％)的速率。
在一實(shí)施例中，將輸出電壓VD分成分立的時(shí)間例，以便使反相器電路400特征化。具體地說，規(guī)定稱為t(delta)的時(shí)間差定義多個(gè)時(shí)間例之間的時(shí)間，以用于電路的特征化。例如，可對(duì)應(yīng)于電路輸出電壓VD，隨其從0轉(zhuǎn)換到Vdd，以t(delta)為粒度(granularity)而定義多個(gè)時(shí)間例。圖4還顯示了對(duì)于電路輸出電壓VD來說，對(duì)應(yīng)于經(jīng)過時(shí)間T(delta)，在電壓V(delta)上的變化。
在一實(shí)施例中，EDA軟件對(duì)各門級(jí)電路(例如反相器400)進(jìn)行分析，以便以特征來表述用于計(jì)時(shí)及功率計(jì)算的電路。具體地說，輸出電壓對(duì)電流的特性被定義為對(duì)應(yīng)于輸入電壓Vinput及多個(gè)負(fù)載電容CL的多重輸入轉(zhuǎn)換速率。圖5顯示一示范性門級(jí)電路的V-I曲線。在縱軸上標(biāo)繪出電壓Vd，而在水平軸線(伸向左方)上標(biāo)繪出電流Id。如圖5中示例曲線所示，隨電壓Vd從0伏特上升，電流上升到圖5中標(biāo)為500的一點(diǎn)。在點(diǎn)500，電流開始隨電壓增加而下降。圖5還標(biāo)繪出了電壓Vd與時(shí)間的關(guān)系。
圖6顯示出三維圖形，其描述了在驅(qū)動(dòng)電壓Vd、驅(qū)動(dòng)電流Id及負(fù)載電容CL之間的關(guān)系。如圖6的三維圖形所示，電流Id取決于電壓Vd及負(fù)載電容CL二者。此外，電流Id、電壓Vd及負(fù)載電容CL均取決于輸入信號(hào)轉(zhuǎn)換速率(圖中未示)。在一實(shí)施例中，對(duì)應(yīng)于多個(gè)信號(hào)轉(zhuǎn)換速率產(chǎn)生圖6所示的數(shù)據(jù)。圖6所示的數(shù)據(jù)在此稱為“電流模型特征數(shù)據(jù)”。對(duì)應(yīng)于多個(gè)信號(hào)轉(zhuǎn)換速率的電流模型特征數(shù)據(jù)在此稱為電流模型特征數(shù)據(jù)庫。本發(fā)明的EDA軟件對(duì)于被分析的IC設(shè)計(jì)中所使用的每個(gè)輸入-輸出管腳對(duì)產(chǎn)生電路模型特征數(shù)據(jù)。
在一個(gè)實(shí)施例中，EDA軟件使用SPICE或HSPiCE來產(chǎn)生電流模型特征數(shù)據(jù)。對(duì)于本實(shí)施例而言，用HSPICE軟件來模擬門級(jí)電路，從而產(chǎn)生對(duì)應(yīng)于多個(gè)輸入信號(hào)轉(zhuǎn)換速率及多個(gè)負(fù)載電容的V-I關(guān)系。雖然用HSPICE產(chǎn)生電路模型特征數(shù)據(jù)來描述本發(fā)明，但可以采用任何電路模擬技術(shù)而并不背離本發(fā)明的精神或范圍。用于計(jì)算電壓、電流及有效電容的數(shù)值分析圖7是一流程圖，其顯示利用本發(fā)明的可變電流源模型產(chǎn)生計(jì)時(shí)參數(shù)的一個(gè)實(shí)施例。使被分析的電路特征化，從而基于輸入轉(zhuǎn)換速率，提取對(duì)應(yīng)于電路的電壓-電流(V-I)關(guān)系(見圖7中方框700)。在一實(shí)施例中，根據(jù)對(duì)應(yīng)于一個(gè)“網(wǎng)”(其驅(qū)動(dòng)被分析電路)的早先的網(wǎng)計(jì)算，定義輸入轉(zhuǎn)換速率。選擇時(shí)間T(delta)的粒度來執(zhí)行程序，且將時(shí)間T設(shè)成0(圖2中方框705)。通過設(shè)定電壓Vd(o)及有效電容Ceff(o)來開始程序，以提取初始的電流用于迭代程序(圖7的方框710)。基于電壓Vd(T-t(delta))和有效電容Ceff(T-t(delta))，從電路模型數(shù)據(jù)提取電流Id(T)(圖7的方框720)。對(duì)第一次迭代，基于初始的電壓Vd(0)和初始的有效電容Ceff(0)電流Id(T)來提取電流Id(T)。如上所述，對(duì)于被分析電路來說，電路模型特征數(shù)據(jù)標(biāo)識(shí)了電流Id，該電流Id對(duì)應(yīng)于相應(yīng)的Vd、Ceff及輸入信號(hào)轉(zhuǎn)換速率。
為了計(jì)算目的而簡(jiǎn)化被分析的RC網(wǎng)絡(luò)。在一實(shí)施例中，將RC網(wǎng)絡(luò)簡(jiǎn)化為網(wǎng)絡(luò)響應(yīng)函數(shù)(例如移轉(zhuǎn)函數(shù))表達(dá)式G(S)，其對(duì)應(yīng)于相應(yīng)的RC網(wǎng)絡(luò)。同樣計(jì)算在驅(qū)動(dòng)點(diǎn)的RC網(wǎng)絡(luò)的阻抗Z(s)。以下將結(jié)合圖8的討論更詳細(xì)地描述在驅(qū)動(dòng)點(diǎn)的RC網(wǎng)絡(luò)響應(yīng)，并且，以下將結(jié)合圖9的討論而更詳細(xì)地描述描述在接收點(diǎn)的RC網(wǎng)絡(luò)響應(yīng)。對(duì)應(yīng)于新的時(shí)間例T的新電流Id(T)被用來驅(qū)動(dòng)RC網(wǎng)絡(luò)(圖7中方框720)。利用對(duì)應(yīng)于時(shí)間T的電流Id，根據(jù)在驅(qū)動(dòng)點(diǎn)的RC網(wǎng)絡(luò)阻抗Z(s)而計(jì)算對(duì)應(yīng)于時(shí)刻T的Vd如下Vd(s)＝I(s)*Z(s)(見圖7中方框740)。根據(jù)對(duì)應(yīng)于在時(shí)刻T的時(shí)間例的新的電壓Vd，使用電流Id(T)、電壓Vd(T)及本例的時(shí)間T，所述程序計(jì)算有效電容Ceff(T)(見圖7中方框750)。特別是，根據(jù)下式計(jì)算有效電容Ceff(T)Id(T)＝Vd(T)*Ceff(T)/TCeff(T)＝Id(T)*T/Vd(T)新的有效電容Ceff(T)與在驅(qū)動(dòng)點(diǎn)的電壓Vd一起影響新的有效驅(qū)動(dòng)電流(effective driving current)。將在RC網(wǎng)絡(luò)的驅(qū)動(dòng)點(diǎn)的計(jì)算電壓應(yīng)用到網(wǎng)絡(luò)轉(zhuǎn)移函數(shù)G(s)上。特別是，為了計(jì)算對(duì)應(yīng)于被分析的電路及RC網(wǎng)絡(luò)的計(jì)時(shí)延遲(亦即RC網(wǎng)絡(luò)傳播延遲)，利用RC轉(zhuǎn)移函數(shù)G(s)，根據(jù)在驅(qū)動(dòng)電路輸出端的電壓Vr(T)來計(jì)算接收電路的電壓Vd(T)如下Vr(T)＝Vd(T)*G(s)(參見圖7，方框760)。
重復(fù)進(jìn)行本程序，用新的電流驅(qū)動(dòng)RC網(wǎng)絡(luò)，以獲得新的電壓和新的有效電容。若對(duì)應(yīng)于下個(gè)時(shí)間例T的驅(qū)動(dòng)電路輸出電壓Vd大于目標(biāo)電壓水平(例如Vdd/2)，則程序完成，亦即所有用以計(jì)算計(jì)時(shí)延遲及功耗的必要參數(shù)均已計(jì)算得出(見圖7中方框780)。還可選擇，在下個(gè)時(shí)間例T的驅(qū)動(dòng)電路電壓Vd小于或等于目標(biāo)電壓水平(例如Vdd/2)時(shí)，程序根據(jù)關(guān)系式T＝T+t(delta)來計(jì)算新時(shí)刻，其中T是對(duì)應(yīng)于該時(shí)間例而累計(jì)的時(shí)刻，而T(delta)是程序的時(shí)刻增量。本程序根據(jù)所述電路模型特征數(shù)據(jù)，通過基于得自早先循環(huán)的驅(qū)動(dòng)電壓及有效電容(亦即Vd(T-t(delta)及Ceff(T-t(delta))提取新電流Id(T)，來開始進(jìn)行下一個(gè)循環(huán)(見圖7中方框720)。以新的電流Id(T)來計(jì)算新的驅(qū)動(dòng)電壓Vd(T)(圖7中方框740)；計(jì)算新的有效電容Ceff(T)(圖7中方框750)并且計(jì)算新的接收電路電壓Vr(T)(圖7的方框760)。
圖7所示程序(其包括對(duì)于每次迭代，根據(jù)對(duì)應(yīng)于輸入信號(hào)轉(zhuǎn)換速率的電壓及電容而提取電流)結(jié)果得到受測(cè)試的門極電路及RC網(wǎng)絡(luò)的工作曲線。舉例而言，圖6描述一個(gè)輸入信號(hào)轉(zhuǎn)換速率的Vd、Id及CL之間的關(guān)系。利用本電路模型特征數(shù)據(jù)，圖7所示程序在V-I-C座標(biāo)上選擇各點(diǎn)，從而以特征表述驅(qū)動(dòng)RC網(wǎng)絡(luò)的門極電路的工作。
圖8描述RC網(wǎng)絡(luò)阻抗，該RC網(wǎng)絡(luò)阻抗用于確定本發(fā)明的計(jì)時(shí)參數(shù)。RC網(wǎng)絡(luò)阻抗800簡(jiǎn)化為函數(shù)Z(s)。特別是，函數(shù)Z(s)——包括實(shí)數(shù)及復(fù)數(shù)——是從該RC網(wǎng)絡(luò)的輸入端看去的阻抗。如圖8所示，電壓Vd(s)是從RC網(wǎng)絡(luò)的驅(qū)動(dòng)點(diǎn)測(cè)得，而電流Id(s)則作為流入該RC網(wǎng)絡(luò)的輸入端的電流來加以測(cè)量。
圖9描述一RC網(wǎng)絡(luò)轉(zhuǎn)移函數(shù)，其用于確定本發(fā)明的計(jì)時(shí)參數(shù)。RC網(wǎng)絡(luò)轉(zhuǎn)移函數(shù)900被簡(jiǎn)化為轉(zhuǎn)移或響應(yīng)函數(shù)G(s)。該G(s)表示傳過RC網(wǎng)絡(luò)的電阻、電容及電感的電壓。特別是，基于輸入電壓Vd(s)而定義輸出電壓Vr(s)的轉(zhuǎn)移函數(shù)G(S)對(duì)應(yīng)于特定的時(shí)刻T。動(dòng)態(tài)電容本發(fā)明的技術(shù)隨可變電流源供電給RC網(wǎng)絡(luò)而捕捉“動(dòng)態(tài)電容”。在一實(shí)施例中，計(jì)算對(duì)應(yīng)于每個(gè)時(shí)間例的動(dòng)態(tài)電容(亦即迭代程序的每一級(jí))。該動(dòng)態(tài)電容Cd可以用以下列表達(dá)式定義Cd＝(∑Ii*Ti)/V其中Cd是動(dòng)態(tài)電容；Ii是在每個(gè)步驟中的驅(qū)動(dòng)電流；Ti是在每個(gè)步驟中的時(shí)間；且V是電壓。計(jì)時(shí)延遲計(jì)算可變電流源技術(shù)能應(yīng)用于計(jì)算計(jì)時(shí)延遲。對(duì)于圖7的實(shí)施例而言，對(duì)應(yīng)于每一步驟而計(jì)算接收電路電壓Vr(n)。為計(jì)算計(jì)時(shí)延遲，包括驅(qū)動(dòng)例延遲和RC網(wǎng)絡(luò)傳播延遲，計(jì)算在對(duì)門級(jí)電路的輸入電壓(例如圖4中的Vinput)以及對(duì)接收電路的輸入電壓Vr之間的時(shí)間差。通過這種方式，根據(jù)在門級(jí)電路的向量的輸入向量組及對(duì)應(yīng)的在接收電路的電壓的輸入組之間的時(shí)間差，確定對(duì)應(yīng)于每個(gè)網(wǎng)的計(jì)時(shí)延遲計(jì)算。功率計(jì)算本發(fā)明能用來在IC設(shè)計(jì)中計(jì)算功率損耗。如上所述，計(jì)算對(duì)應(yīng)于設(shè)計(jì)的即時(shí)電流變化。利用該即時(shí)電流變化，即可估計(jì)在IC中的功耗。舉例而言，計(jì)算平均電流Iavg如下Iavg＝*C*V2*f根據(jù)平均電流Iavg而計(jì)算平均功率Pavg如下Pavg＝Iavg*V基于最大電流而計(jì)算峰值功率如下Ppeak＝Imax*V其中Ppeak指的是峰值功率；Imax指的是在設(shè)計(jì)中的最大峰間電流；且
V指的是在RC網(wǎng)絡(luò)中的電壓、串?dāng)_及IR降分析本發(fā)明還能用在串?dāng)_及IR降分析中。在一實(shí)施例中，EDA軟件將關(guān)于互電容(captance)的信息存儲(chǔ)于一數(shù)據(jù)庫中。利用本發(fā)明的電流源模型來模擬電流——在對(duì)RC網(wǎng)絡(luò)充電情況下或放電情況下——的變化，從而驅(qū)動(dòng)入侵網(wǎng)(亦即串?dāng)_能量的來源網(wǎng))及受害網(wǎng)(亦即從入侵網(wǎng)接收串?dāng)_能量的網(wǎng))。用本電流源模型，可輕易并準(zhǔn)確地對(duì)應(yīng)于各種不同情況來估計(jì)互電容或串?dāng)_的效應(yīng)所造成的延遲。
圖10A顯示根據(jù)驅(qū)動(dòng)電路進(jìn)行串?dāng)_分析的示例電路。應(yīng)用本發(fā)明的可變電流源技術(shù)來模擬對(duì)應(yīng)于門級(jí)電路的電流，將圖10A的示例電路摸擬為圖10B的示例電路。特別是在圖10B中，分別用電流源1060、1065、1070取代門極電路1010、1020、1030。圖10C顯示根據(jù)接收電路進(jìn)行串?dāng)_分析的示例電路。用可變電流源技術(shù)來模擬對(duì)應(yīng)于門級(jí)電路的電流，以驅(qū)動(dòng)如圖10D所示的接收電路。利用峰間電流值，根據(jù)在信號(hào)變換期內(nèi)的總耦合電容及峰值電流估計(jì)對(duì)受害網(wǎng)的噪聲影響。
本發(fā)明的可變電流源技術(shù)可應(yīng)用于IR降分析。利用驅(qū)動(dòng)點(diǎn)電流變化結(jié)果，可用電阻及電容網(wǎng)格及可變電流源組來建立線性網(wǎng)絡(luò)模型。對(duì)于本實(shí)施例來說，在高級(jí)別(全芯片)IR降分析中采用線性電路。通過附加一例于功率網(wǎng)的電阻網(wǎng)格，根據(jù)峰值電流及總電阻來估計(jì)峰值降，即可輕易且準(zhǔn)確地描述出整體IR降分布，圖11顯示IR降分析所用的電路模型。計(jì)算機(jī)系統(tǒng)圖12顯示一通用計(jì)算機(jī)系統(tǒng)，其執(zhí)行用于本發(fā)明的計(jì)時(shí)及功率確認(rèn)的EDA軟件。一計(jì)算機(jī)系統(tǒng)1000含處理單元1005、主存儲(chǔ)器1012、和互連總線1025。處理單元1005可含有單個(gè)的微處理器，或含有多個(gè)微處理器從而將計(jì)算機(jī)系統(tǒng)1000配置成多處理器系統(tǒng)。主存儲(chǔ)器1012部分地存儲(chǔ)由處理單元1005所執(zhí)行的指令及數(shù)據(jù)。主存儲(chǔ)器1012可包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)以及高速緩沖存儲(chǔ)器。
計(jì)算機(jī)系統(tǒng)1000進(jìn)一步包括海量存儲(chǔ)器設(shè)備1022、外部設(shè)備1030、便攜式存儲(chǔ)媒體驅(qū)動(dòng)器1040、輸入控制設(shè)備1070、圖形子系統(tǒng)1050、和輸出顯示器1060。為簡(jiǎn)單起見，在圖12中顯示的所有計(jì)算機(jī)系統(tǒng)1000中的組件均經(jīng)總線1025連接。然而，計(jì)算機(jī)系統(tǒng)1000可通過一個(gè)或多個(gè)數(shù)據(jù)傳送裝置連接。舉例而言，處理單元1005及主存儲(chǔ)器1012可經(jīng)由局部微處理器總線連接，且海量存儲(chǔ)器設(shè)備1022、外部設(shè)備1030、便攜式存儲(chǔ)媒體驅(qū)動(dòng)器1040、圖形子系統(tǒng)1050可經(jīng)由一個(gè)或多個(gè)輸入/輸出(I/O)總線連接。海量存儲(chǔ)器設(shè)備1022(可以是磁盤或光盤驅(qū)動(dòng)器)是非易失性存儲(chǔ)設(shè)備，用于儲(chǔ)存由處理單元1005所使用的數(shù)據(jù)及指令。在軟件實(shí)施例中，海量存儲(chǔ)器設(shè)備1022儲(chǔ)存要載入主存儲(chǔ)器1012的軟件。
便攜式存儲(chǔ)媒體驅(qū)動(dòng)器1040結(jié)合便攜式非易失性存儲(chǔ)媒體(例如軟盤或只讀光盤存儲(chǔ)器，即CD-ROM)一起工作，將數(shù)據(jù)及編碼輸入計(jì)算機(jī)系統(tǒng)1000或從計(jì)算機(jī)系統(tǒng)1000輸出。在一實(shí)施例中，軟件存儲(chǔ)在這類便攜式媒體中，并通過便攜式存儲(chǔ)媒體驅(qū)動(dòng)器1040而輸入到計(jì)算機(jī)系統(tǒng)1000。外部設(shè)備1030可包括任何類型的計(jì)算機(jī)支持設(shè)備(例如輸入/輸出界面)，以提供附加的功能性給計(jì)算機(jī)系統(tǒng)1000。例如，外部設(shè)備1030可包括網(wǎng)絡(luò)界面卡，從而將計(jì)算機(jī)系統(tǒng)1000連到網(wǎng)絡(luò)。
輸入控制設(shè)備1070將用戶界面的一部分提供給計(jì)算機(jī)系統(tǒng)1000的用戶。輸入控制系統(tǒng)1070可包括字母數(shù)字鍵盤(用以輸入字母文字及按鍵信息)和游標(biāo)控制裝置(例如鼠標(biāo)、軌跡球、輸入筆、STYLUS或游標(biāo)方向鍵)。為顯示文字及圖形信息，計(jì)算機(jī)系統(tǒng)1000包含圖形子系統(tǒng)1050及輸出顯示器1060。輸出顯示器1060可包括陰極射線管顯示器(CRT)或液晶顯示器(LCD)。圖形子系統(tǒng)1050接收文字及圖形信息，并處理要輸出到輸出顯示器1060的信息。計(jì)算機(jī)系統(tǒng)1000所包含的各組件是在通用計(jì)算機(jī)系統(tǒng)中常見的組件，且事實(shí)上，這些組件用以代表本領(lǐng)域所熟知的種類繁多的計(jì)算機(jī)組件。
對(duì)于軟件實(shí)施方案來說，EDA軟件包括多種計(jì)算機(jī)可執(zhí)行指令，用以實(shí)施于通用計(jì)算機(jī)系統(tǒng)中。在載入通用計(jì)算機(jī)系統(tǒng)之前，該EDA軟件可作為編碼的信息而駐在于計(jì)算機(jī)可讀媒體中，該計(jì)算機(jī)可讀媒體例如為磁盤、磁帶，以及只讀光盤存儲(chǔ)器(CD-ROM)。對(duì)于硬件實(shí)施方案來說，所述EDA軟件可包括專用處理器，其包含處理器指令，以完成在此所述的功能。還可開發(fā)各種電路以執(zhí)行在此所述的功能。
雖然以特定的示范性實(shí)施例而描述了本發(fā)明，但應(yīng)認(rèn)識(shí)到，在不背離本發(fā)明的精神與范圍的情況下，本領(lǐng)域技術(shù)人員尚可完成各種各樣的改動(dòng)和替換方案。
權(quán)利要求
1.一種以計(jì)算機(jī)實(shí)施的方法，用以確定在集成電路中對(duì)應(yīng)于電路的計(jì)時(shí)延遲，所述方法包含下列步驟確定在驅(qū)動(dòng)點(diǎn)及接收點(diǎn)之間的一電阻電容(“RC”)網(wǎng)絡(luò)，所述電路在所述驅(qū)動(dòng)點(diǎn)驅(qū)動(dòng)所述RC網(wǎng)絡(luò)；儲(chǔ)存對(duì)應(yīng)于所述電路的電路特征模型，所述電路特征模型對(duì)應(yīng)于所述電路而描述在輸入信號(hào)轉(zhuǎn)換速率、負(fù)載電容、在所述驅(qū)動(dòng)點(diǎn)的電流、以及在所述驅(qū)動(dòng)點(diǎn)的電壓之間的關(guān)系；基于所述電路特征模型，確定所述電路在所述驅(qū)動(dòng)點(diǎn)的多個(gè)有效驅(qū)動(dòng)電流；及根據(jù)所述有效驅(qū)動(dòng)電流而確定計(jì)時(shí)延遲參數(shù)。
2.如權(quán)利要求1所述的方法，其中該確定多個(gè)有效驅(qū)動(dòng)電流的步驟包括下列步驟選擇一初始的驅(qū)動(dòng)電流；用所述初始的驅(qū)動(dòng)電流，通過在所述驅(qū)動(dòng)點(diǎn)模擬所述RC網(wǎng)絡(luò)的驅(qū)動(dòng)，對(duì)應(yīng)于所述驅(qū)動(dòng)電流，而確定驅(qū)動(dòng)電壓；確定作為所述電路的負(fù)載的一有效電容；根據(jù)所述驅(qū)動(dòng)電壓及所述有效電容，確定對(duì)應(yīng)于所述電路的新的驅(qū)動(dòng)電流；及對(duì)應(yīng)于所述多個(gè)驅(qū)動(dòng)電流，重復(fù)進(jìn)行該確定驅(qū)動(dòng)電壓及確定有效電容的步驟。
3.如權(quán)利要求1所述的方法，其中該根據(jù)所述有效電流而確定計(jì)時(shí)延遲參數(shù)的步驟包括下列步驟根據(jù)所述RC網(wǎng)絡(luò)的阻抗及所述驅(qū)動(dòng)電流而確定在所述驅(qū)動(dòng)點(diǎn)的電壓；根據(jù)所述RC網(wǎng)絡(luò)的轉(zhuǎn)移函數(shù)而確定在所述接收點(diǎn)的電壓；及根據(jù)在所述驅(qū)動(dòng)點(diǎn)的所述電壓以及在所述接收點(diǎn)的所述電壓而確定RC網(wǎng)絡(luò)傳播延遲的計(jì)時(shí)參數(shù)。
4.如權(quán)利要求1所述的方法，其中該根據(jù)所述有效驅(qū)動(dòng)電流而確定計(jì)時(shí)延遲參數(shù)的步驟包括下列步驟接收對(duì)所述電路的輸入電壓；根據(jù)所述RC網(wǎng)絡(luò)的阻抗及所述驅(qū)動(dòng)電流而確定在所述驅(qū)動(dòng)點(diǎn)的電壓；及根據(jù)所述輸入電壓至所述驅(qū)動(dòng)點(diǎn)的所述電壓，確定所述電路的驅(qū)動(dòng)例延遲的計(jì)時(shí)參數(shù)。
5.如權(quán)利要求1所述的方法，其進(jìn)一步包括下列步驟選擇多個(gè)時(shí)間例，該時(shí)間例對(duì)應(yīng)于多個(gè)對(duì)所述電路的輸出電壓；及對(duì)每個(gè)所述時(shí)間例，確定對(duì)應(yīng)于所述電路的多個(gè)有效驅(qū)動(dòng)電流。
6.如權(quán)利要求2所述的方法，其中該確定有效電容的步驟包括下列步驟根據(jù)所述驅(qū)動(dòng)電流，基于所述RC網(wǎng)絡(luò)的充電及放電而確定所述有效電容。
7.如權(quán)利要求2所述的方法，其中該根據(jù)所述驅(qū)動(dòng)電壓及所述有效電容而確定對(duì)應(yīng)于所述電路的新的驅(qū)動(dòng)電流的步驟包括下列步驟選擇一輸入信號(hào)轉(zhuǎn)換速率，用以模擬對(duì)所述電路的輸入信號(hào)；及存取所述電路特征模型，以根據(jù)所述的驅(qū)動(dòng)電壓、有效電容以及所選擇的所述輸入信號(hào)轉(zhuǎn)換速率，提取一驅(qū)動(dòng)電流。
8.如權(quán)利要求1所述的方法、其中所述集成電路包括至少一個(gè)標(biāo)準(zhǔn)單元；所述電路包括實(shí)施于所述標(biāo)準(zhǔn)單元上的門級(jí)電路；且所述RC網(wǎng)絡(luò)包括在所述集成電路上的一互連網(wǎng)絡(luò)，用以將所述驅(qū)動(dòng)點(diǎn)耦合到所述接收點(diǎn)。
9.如權(quán)利要求1所述的方法，其進(jìn)一步包括下列步驟從所述的多個(gè)驅(qū)動(dòng)電流中選擇具有最大值的電流作為峰值電流；及根據(jù)所述峰值電流計(jì)算峰值功率。
10.一種用于使電路特征化以確定計(jì)時(shí)延遲的方法，所述方法包括下列步驟確定在驅(qū)動(dòng)點(diǎn)及接收點(diǎn)之間的一電阻電容(“RC”)網(wǎng)絡(luò)，所述電路在所述驅(qū)動(dòng)點(diǎn)驅(qū)動(dòng)所述RC網(wǎng)絡(luò)；選擇多個(gè)時(shí)間例以用于所述電路的分析；對(duì)應(yīng)于每個(gè)所述時(shí)間例確定一負(fù)載電容，所述負(fù)載電容表示對(duì)應(yīng)于所述電路的所述驅(qū)動(dòng)點(diǎn)的電容；基于早先時(shí)間例的所述負(fù)載電容，確定在新的時(shí)間例的所述電路的工作；及基于所述電路的工作并根據(jù)在所述時(shí)間例的所述RC網(wǎng)絡(luò)，確定計(jì)時(shí)延遲參數(shù)。
11.如權(quán)利要求10所述的方法，其中該基于早先時(shí)間例的所述負(fù)載電容、確定在新的時(shí)間例的所述電路的工作的步驟包括下列步驟選擇一初始的驅(qū)動(dòng)電流；用所述初始的驅(qū)動(dòng)電流，通過在所述驅(qū)動(dòng)點(diǎn)模擬所述RC網(wǎng)絡(luò)的驅(qū)動(dòng)，對(duì)應(yīng)于所述驅(qū)動(dòng)電流，而確定驅(qū)動(dòng)電壓；根據(jù)所述驅(qū)動(dòng)電壓及所述負(fù)載電容，確定對(duì)應(yīng)于所述電路的新的驅(qū)動(dòng)電流；及重復(fù)進(jìn)行對(duì)應(yīng)于各所述驅(qū)動(dòng)電流、根據(jù)所述負(fù)載電容而確定驅(qū)動(dòng)電壓的各步驟。
12.如權(quán)利要求11所述的方法，其中該根據(jù)所述驅(qū)動(dòng)電壓及所述負(fù)載電容、確定對(duì)應(yīng)于所述電路的新的驅(qū)動(dòng)電流的步驟包括下列步驟儲(chǔ)存對(duì)應(yīng)于所述電路的電路特征模型，所述電路特征模型對(duì)應(yīng)于所述電路而描述在輸入信號(hào)轉(zhuǎn)換速率、負(fù)載電容、驅(qū)動(dòng)電流及驅(qū)動(dòng)電壓之間的關(guān)系；選擇一輸入信號(hào)轉(zhuǎn)換速率，用以模擬對(duì)所述電路的輸入信號(hào)；及存取所述電路特征模型，以根據(jù)所述的驅(qū)動(dòng)電壓、有效電容以及所選擇的所述輸入信號(hào)轉(zhuǎn)換速率，提取一驅(qū)動(dòng)電流。
13.一種計(jì)算機(jī)可讀媒體，其包含多個(gè)指令，當(dāng)一計(jì)算機(jī)執(zhí)行該指令時(shí)，使得該計(jì)算機(jī)確定對(duì)應(yīng)于一集成電路中的電路的計(jì)時(shí)延遲，所述指令用于確定在驅(qū)動(dòng)點(diǎn)及接收點(diǎn)之間的一電阻電容(“RC”)網(wǎng)絡(luò)，所述電路在所述驅(qū)動(dòng)點(diǎn)驅(qū)動(dòng)所述RC網(wǎng)絡(luò)；儲(chǔ)存對(duì)應(yīng)于所述電路的電路特征模型，所述電路特征模型對(duì)應(yīng)于所述電路而描述在輸入信號(hào)轉(zhuǎn)換速率、負(fù)載電容、在所述驅(qū)動(dòng)點(diǎn)的電流、以及在所述驅(qū)動(dòng)點(diǎn)的電壓之間的關(guān)系；基于所述電路特征模型，確定所述電路在所述驅(qū)動(dòng)點(diǎn)的多個(gè)有效驅(qū)動(dòng)電流；及根據(jù)所述有效驅(qū)動(dòng)電流而確定計(jì)時(shí)延遲參數(shù)。
14.如權(quán)利要求13所述的計(jì)算機(jī)可讀媒體，其中用于確定多個(gè)有效驅(qū)動(dòng)電流的指令包括用于如下內(nèi)容的指令選擇一初始的驅(qū)動(dòng)電流；用所述初始的驅(qū)動(dòng)電流，通過在所述驅(qū)動(dòng)點(diǎn)模擬所述RC網(wǎng)絡(luò)的驅(qū)動(dòng)，對(duì)應(yīng)于所述驅(qū)動(dòng)電流，而確定驅(qū)動(dòng)電壓；確定作為所述電路的負(fù)載的一有效電容；根據(jù)所述驅(qū)動(dòng)電壓及所述有效電容，確定對(duì)應(yīng)于所述電路的新的驅(qū)動(dòng)電流；及對(duì)應(yīng)于所述多個(gè)驅(qū)動(dòng)電流，重復(fù)進(jìn)行該確定驅(qū)動(dòng)電壓及確定有效電容的步驟。
15.如權(quán)利要求13所述的計(jì)算機(jī)可讀媒體，其中用于根據(jù)所述有效驅(qū)動(dòng)電流而確定計(jì)時(shí)延遲參數(shù)的指令包括用于如下內(nèi)容的指令根據(jù)所述RC網(wǎng)絡(luò)的阻抗及所述驅(qū)動(dòng)電流而確定在所述驅(qū)動(dòng)點(diǎn)的電壓；根據(jù)所述RC網(wǎng)絡(luò)的轉(zhuǎn)移函數(shù)而確定在所述接收點(diǎn)的電壓；及根據(jù)在所述驅(qū)動(dòng)點(diǎn)的電壓以及在所述接收點(diǎn)的電壓而確定所述RC網(wǎng)絡(luò)傳播延遲的計(jì)時(shí)參數(shù)。
16.如權(quán)利要求12所述的計(jì)算機(jī)可讀媒體，其中用于根據(jù)所述有效驅(qū)動(dòng)電流而確定計(jì)時(shí)延遲參數(shù)的指令包括用于如下內(nèi)容的指令接收對(duì)所述電路的輸入電壓；根據(jù)所述RC網(wǎng)絡(luò)的阻抗及所述驅(qū)動(dòng)電流而確定在所述驅(qū)動(dòng)點(diǎn)的電壓；及根據(jù)所述輸入電壓至所述驅(qū)動(dòng)點(diǎn)的所述電壓，確定所述電路的驅(qū)動(dòng)例延遲的計(jì)時(shí)參數(shù)。
17.如權(quán)利要求13所述的計(jì)算機(jī)可讀媒體，其進(jìn)一步包含指令，用以選擇多個(gè)時(shí)間例，該時(shí)間例對(duì)應(yīng)于多個(gè)對(duì)所述電路的輸出電壓；及對(duì)每個(gè)所述時(shí)間例，確定對(duì)應(yīng)于所述電路的多個(gè)有效驅(qū)動(dòng)電流。
18.如權(quán)利要求14所述的計(jì)算機(jī)可讀媒體，其中用于確定有效電容的指令包括用于如下內(nèi)容的指令根據(jù)所述驅(qū)動(dòng)電流，基于所述RC網(wǎng)絡(luò)的充電及放電而確定所述有效電容。
19.如權(quán)利要求14所述的計(jì)算機(jī)可讀媒體，其中用于根據(jù)所述驅(qū)動(dòng)電壓及所述有效電容、確定對(duì)應(yīng)于所述電路的新的驅(qū)動(dòng)電流的指令包括用于如下內(nèi)容的指令選擇一輸入信號(hào)轉(zhuǎn)換速率，用以模擬對(duì)所述電路的輸入信號(hào)；及存取所述電路特征模型，以根據(jù)所述的驅(qū)動(dòng)電壓、有效電容、以及所選擇的所述輸入信號(hào)轉(zhuǎn)換速率，提取一驅(qū)動(dòng)電流。
20.如權(quán)利要求14所述的計(jì)算機(jī)可讀媒體，其中所述集成電路包括至少一個(gè)標(biāo)準(zhǔn)單元；所述電路包括實(shí)施于所述標(biāo)準(zhǔn)單元上的門級(jí)電路；且所述RC網(wǎng)絡(luò)在包括在所述集成電路上的一互連網(wǎng)絡(luò)，用以將所述驅(qū)動(dòng)點(diǎn)耦合到所述接收點(diǎn)。
21.如權(quán)利要求14所述的計(jì)算機(jī)可讀媒體，其進(jìn)一步包含下列指令從所述的多個(gè)驅(qū)動(dòng)電流中選擇具有最大值的驅(qū)動(dòng)電流作為峰值電流；及根據(jù)所述峰值電流計(jì)算峰值功率。
22.一種計(jì)算機(jī)可讀媒體，其包含多個(gè)指令，當(dāng)一計(jì)算機(jī)執(zhí)行該指令時(shí)，使得該計(jì)算機(jī)確定對(duì)應(yīng)于一集成電路中的電路的計(jì)時(shí)延遲，所述指令用于確定在驅(qū)動(dòng)點(diǎn)及接收點(diǎn)之間的一電阻電容(“RC”)網(wǎng)絡(luò)，所述電路在所述驅(qū)動(dòng)點(diǎn)驅(qū)動(dòng)所述RC網(wǎng)絡(luò)；選擇多個(gè)時(shí)間例以用于所述電路的分析；對(duì)應(yīng)于每個(gè)所述時(shí)間例確定一負(fù)載電容，所述負(fù)載電容表示對(duì)應(yīng)于所述電路的所述驅(qū)動(dòng)點(diǎn)的電容；基于早先時(shí)間例的所述負(fù)載電容，確定在新的時(shí)間例的所述電路的工作；及基于所述電路的工作并根據(jù)在所述時(shí)間例的所述RC網(wǎng)絡(luò)，確定計(jì)時(shí)延遲參數(shù)。
23.如權(quán)利要求22所述的計(jì)算機(jī)可讀媒體，其中基于早先時(shí)間例的所述負(fù)載電容、確定在新的時(shí)間例的所述電路的工作的指令包括用于如下內(nèi)容的指令選擇一初始的驅(qū)動(dòng)電流；用所述初始的驅(qū)動(dòng)電流，通過在所述驅(qū)動(dòng)點(diǎn)模擬所述RC網(wǎng)絡(luò)的驅(qū)動(dòng)，對(duì)應(yīng)于所述驅(qū)動(dòng)電流，而確定驅(qū)動(dòng)電壓；根據(jù)所述驅(qū)動(dòng)電壓及所述負(fù)載電容，確定對(duì)應(yīng)于所述電路的新的驅(qū)動(dòng)電流；及對(duì)應(yīng)于各所述驅(qū)動(dòng)電流，重復(fù)進(jìn)行根據(jù)所述負(fù)載電容而確定驅(qū)動(dòng)電壓的步驟。
24.如權(quán)利要求22所述的計(jì)算機(jī)可讀媒體，其中用于根據(jù)所述驅(qū)動(dòng)電壓及所述負(fù)載電容、確定對(duì)應(yīng)于所述電路的新的驅(qū)動(dòng)電流的指令包括用于如下內(nèi)容的指令儲(chǔ)存對(duì)應(yīng)于所述電路的電路特征模型，所述電路特征模型對(duì)應(yīng)于所述電路而描述在輸入信號(hào)轉(zhuǎn)換速率、負(fù)載電容、驅(qū)動(dòng)電流及驅(qū)動(dòng)電壓之間的關(guān)系；選擇一輸入信號(hào)轉(zhuǎn)換速率，用以模擬對(duì)所述電路的輸入信號(hào)；及存取所述電路特征模型，以根據(jù)所述的驅(qū)動(dòng)電壓、有效電容以及所選擇的所述輸入信號(hào)轉(zhuǎn)換速率，提取一驅(qū)動(dòng)電流。
25.一種以計(jì)算機(jī)實(shí)施的方法，用以確定在集成電路中對(duì)應(yīng)于電路的計(jì)時(shí)延遲，所述方法包含下列步驟確定在驅(qū)動(dòng)點(diǎn)及接收點(diǎn)之之間的一電阻電容(“RC”)網(wǎng)絡(luò)，所述電路在所述驅(qū)動(dòng)點(diǎn)驅(qū)動(dòng)所述RC網(wǎng)絡(luò)；儲(chǔ)存對(duì)應(yīng)于所述電路的電路特征模型，所述電路特征模型對(duì)應(yīng)于所述電路而描述在輸入信號(hào)轉(zhuǎn)速率、負(fù)載電容、在所述驅(qū)動(dòng)點(diǎn)的電流及在所述驅(qū)動(dòng)點(diǎn)的電壓之間的關(guān)系；選擇多個(gè)時(shí)間例；選擇一初始的驅(qū)動(dòng)電流；對(duì)于每個(gè)所述時(shí)間例，用所述初始的驅(qū)動(dòng)電流，通過在所述驅(qū)動(dòng)點(diǎn)模擬所述RC網(wǎng)絡(luò)的驅(qū)動(dòng)，而確定對(duì)應(yīng)于所述驅(qū)動(dòng)電流的驅(qū)動(dòng)電壓；對(duì)應(yīng)于每個(gè)所述時(shí)間例確定一有效電容，作為所述電路的負(fù)載；根據(jù)早先時(shí)間例的所述驅(qū)動(dòng)電壓及所述有效電容，對(duì)應(yīng)于所述電路而確定在每個(gè)所述時(shí)間例的新的驅(qū)動(dòng)電流；在每個(gè)所述時(shí)間例，重復(fù)進(jìn)行對(duì)應(yīng)于所述的多個(gè)驅(qū)動(dòng)電流而確定驅(qū)動(dòng)電壓及確定有效電容的步驟；根據(jù)所述RC網(wǎng)絡(luò)的轉(zhuǎn)移函數(shù)確定在所述接收點(diǎn)的電壓；根據(jù)在所述驅(qū)動(dòng)點(diǎn)的所述電壓以及在所述接收點(diǎn)的所述電壓而確定RC網(wǎng)絡(luò)傳播延遲計(jì)時(shí)參數(shù)；接收對(duì)所述電路的輸入電壓；根據(jù)所述RC網(wǎng)絡(luò)的阻抗及所述驅(qū)動(dòng)電流而確定在所述驅(qū)動(dòng)點(diǎn)的電壓；及根據(jù)所述輸入電壓至所述驅(qū)動(dòng)點(diǎn)的所述電壓，確定所述電路的驅(qū)動(dòng)例延遲的計(jì)時(shí)參數(shù)。
全文摘要
一種可變電流源模型，其用于為集成電路中實(shí)施的電路設(shè)計(jì)準(zhǔn)確地確定計(jì)時(shí)延遲。集成電路的設(shè)計(jì)指定一電阻電容(“RC”)網(wǎng)絡(luò)，該RC網(wǎng)絡(luò)將驅(qū)動(dòng)點(diǎn)及接收點(diǎn)加以耦合，且設(shè)計(jì)中的特定電路在驅(qū)動(dòng)點(diǎn)驅(qū)動(dòng)該RC網(wǎng)絡(luò)。所述可變電流源模型根據(jù)電路的特征模型及該RC網(wǎng)絡(luò)而確定在驅(qū)動(dòng)點(diǎn)的電路的驅(qū)動(dòng)電流。根據(jù)在驅(qū)動(dòng)點(diǎn)的驅(qū)動(dòng)電流來模擬RC網(wǎng)絡(luò)的驅(qū)動(dòng)，從而確定在驅(qū)動(dòng)點(diǎn)及接收點(diǎn)之間的計(jì)時(shí)延遲。
文檔編號(hào)G06F17/50GK1440533SQ01812007
公開日2003年9月3日 申請(qǐng)日期2001年5月11日 優(yōu)先權(quán)日2000年5月12日
發(fā)明者J·李, H·趙, H－Y·邱 申請(qǐng)人:凱登斯設(shè)計(jì)系統(tǒng)有限公司