專利名稱：減少lpc控制主機的ldrq輸入腳位數(shù)的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種減少LPC控制主機的LDRQ輸入腳位數(shù)的方法及裝置，特別涉及一種應(yīng)用在LPC匯流排上需要作直接存儲器存取或匯流排主控器要求的LPC控制主機的各種周邊設(shè)備的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法及裝置。
有鑒于此，為解決上述存在的問題，經(jīng)研究改進，終于開發(fā)出本發(fā)明。
解決上述技術(shù)問題所采用的技術(shù)方案是這樣的一種減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是該LPC控制主機是串接至少一周邊裝置，且該周邊裝置是包含一LDRQ控制裝置，該方法是包括下列步驟于一第一時段，將輸入至該LDRQ控制裝置的LDRQ信號作解碼處理后得到DRQ信號；于一第二時段，將上一級輸入的該DRQ信號與本身的DRQ信號做優(yōu)先權(quán)的仲裁；于一第三時段，將經(jīng)過優(yōu)先權(quán)仲裁得到的該DRQ信號，經(jīng)編碼處理后的LDRQ信號輸出至下一級串接周邊裝置或該LPC控制主機的LDRQ輸入腳位；在該第一時段步驟中，是利用一解碼電路裝置對該LDRQ信號進行解碼處理；在該第一時段步驟中該LDRQ控制裝置輸入的LDRQ信號，為前一級串接周邊裝置輸出的LDRQ信號；在該第二時段步驟中，是利用一DRQ控制電路裝置對該DRQ信號做優(yōu)先權(quán)的仲裁；該本身的DRQ信號，為直接存儲器存取或匯流排主控器要求的DRQ信號；該第二時段步驟的DRQ信號的優(yōu)先權(quán)的仲裁，是以該上一級串接周邊裝置與該本身裝置的功能重要性決定；
在該第三時段步驟中，是利用一編碼電路裝置對該DRQ信號進行編碼處理；是用于多個與LPC控制主機串接的周邊裝置上；該多個與LPC控制主機串接的周邊裝置的串接排列順序是依其功能重要性排列；該LPC控制主機只需一個LDRQ輸入腳位；該LDRQ信號及該DRQ信號的輸出輸入信號為二進位碼。
一種減少LPC控制主機的LDRQ輸入腳位數(shù)的裝置，其特征是該裝置是為一LDRQ控制裝置，該LPC控制主機是串接至少一周邊裝置，該LDRQ控制裝置是裝設(shè)于該周邊裝置內(nèi)，主要構(gòu)造包括有一解碼電路裝置，將輸入的LDRQ信號作解碼轉(zhuǎn)換為DRQ信號；一控制電路裝置，將輸入的DRQ信號和該本身的DRQ信號做優(yōu)先權(quán)的仲裁；一編碼電路裝置，將輸入的DRQ信號作編碼轉(zhuǎn)換為LDRQ信號，將該LDRQ信號輸出至該下一級串接周邊裝置或該LPC控制主機的LDRQ輸入腳位；該解碼電路裝置，是將該LDRQ信號還原被編碼的信號；可裝設(shè)于多個與LPC控制主機串接的周邊裝置上；該多個與LPC控制主機串接的周邊裝置的串接排列順序是依其功能重要性排列；該LPC控制主機只設(shè)置一個LDRQ輸入腳位。
本發(fā)明是有關(guān)于一種減少LPC控制主機的LDRQ輸入腳位數(shù)的方法及裝置，其是利用一LDRQ控制裝置裝設(shè)于至少一周邊裝置，且該周邊裝置與LPC控制主機相串接，該LDRQ控制裝置主要構(gòu)造是包括有一解碼電路裝置，一DRQ控制電路裝置及一編碼電路裝置，該方法包括下列步驟于一第一時段，將該解碼電路裝置輸入的LDRQ信號作解碼處理后的DRQ信號，輸出至該DRQ控制電路裝置；于一第二時段，將該DRQ控制電路裝置輸入的DRQ信號與該本身的DRQ信號做優(yōu)先權(quán)的仲裁；及于一第三時段，將該DRQ控制電路裝置的DRQ信號的優(yōu)先權(quán)仲裁結(jié)果，經(jīng)編碼電路裝置處理后的信號為LDRQ信號輸出到該下一級串接周邊裝置或該LPC控制主機的LDRQ輸入腳位，從而解決了使其不僅可減少該LPC控制主機的LDRQ輸入腳位數(shù)，又可降低該LPC控制主機的制造成本的技術(shù)問題。
本發(fā)明提供的一種減少LPC控制主機的LDRQ輸入腳位數(shù)的方法及裝置，該裝置其是為一LDRQ控制裝置，該LDRQ控制裝置是裝設(shè)于LPC匯流排上的需要作直接存儲器存取(DMA)或匯流排主控器要求的LPC控制主機的各種周邊設(shè)備，而將該需要作直接存儲器存取或匯流排主控器要求的LDRQ接腳串接并與LPC控制主機串接，以減少LPC控制主機的LDRQ輸入腳位數(shù)目，且該LPC控制主機只需一LDRQ輸入腳位；使其可減少LPC控制主機的LDRQ輸入腳位數(shù)目，進而降低其LPC控制主機的制造成本，而具實用性。
圖2是為本發(fā)明的一較佳實施例的方塊示意圖。
圖3是為本發(fā)明的另一較佳實施例的方塊示意圖。
首先，請參閱圖2，是為本發(fā)明的一較佳實施例的方塊示意圖；如圖所示，一LPC控制主機30的LDRQ接腳是串接有兩個周邊裝置，第一周邊裝置10及第二周邊裝置12，一LDRQ控制裝置40裝設(shè)于該第一周邊裝置1 0內(nèi)，該LDRQ控制裝置40是包含一解碼電路裝置42、一DRQ控制電路裝置44及一編碼電路裝置46，該第二周邊裝置12如需要作直接存儲器存取(DMA)或匯流排主控器要求(Bus Master request)時將發(fā)出LDRQ信號，其是通過一LDRQ2信號線22將LDRQ信號輸出至串接該第一周邊裝置10的LDRQ輸入腳位，也就是將LDRQ信號輸入至該LDRQ控制裝置40內(nèi)的解碼電路裝置42，該解碼電路裝置42將輸入的LDRQ信號是還原被編碼的信號DRQ信號，并將該DRQ信號輸出至該DRQ控制電路裝置44，該DRQ信號經(jīng)該DRQ控制電路裝置44與該第一周邊裝置10本身發(fā)出的DRQ信號作優(yōu)先權(quán)仲裁，仲裁優(yōu)先次序依其該第二周邊裝置12或該第一周邊裝置10的功能重要性排列；然后將優(yōu)先權(quán)仲裁結(jié)果DRQ信號輸出至該編碼電路裝置46，該DRQ信號經(jīng)該編碼電路裝置46的編碼處理后轉(zhuǎn)換為LDRQ信號，再利用一LDRQ1信號線20輸出至串接該LPC控制主機30。
由此所知，當該第二周邊裝置12需要作直接存儲器存取或匯流排主控器要求時將發(fā)出LDRQ信號，至串接的該第一周邊裝置10內(nèi)的該LDRQ控制裝置40內(nèi)的該解碼電路裝置42而將LDRQ信號解碼為DRQ信號，該DRQ信號經(jīng)該DRQ控制電路裝置44與該第一周邊裝置10本身的DRQ信號作優(yōu)先權(quán)仲裁后，較優(yōu)先的DRQ信號經(jīng)該編碼電路裝置46編碼處理為LDRQ信號輸出至該LPC控制主機30，此種方法與裝置將原本在LPC控制主機30上需要2個LDRQ信號輸入腳位減少為1個。
請參閱圖3，是為本發(fā)明的另一較佳實施例的方塊示意圖；如圖所示，LPC控制主機30的LDRQ接腳是串接有三個周邊裝置，第一周邊裝置10、第二周邊裝置12及第三周邊裝置14，并分別在該第二周邊裝置12及該第一周邊裝置10內(nèi)分別裝設(shè)一LDRQ控制裝置40，該第三周邊裝置14輸出需要作直接存儲器存取或匯流排主控器要求的LDRQ信號，經(jīng)一LDRQ3信號線24傳送至該第二周邊裝置12內(nèi)的該LDRQ控制裝置40，經(jīng)解碼、DRQ仲裁及編碼處理后的LDRQ信號再經(jīng)由一LDRQ2信號線22輸出，接續(xù)傳送至該第一周邊裝置10內(nèi)的該LDRQ控制裝置40，經(jīng)解碼、DRQ仲裁及編碼處理后的LDRQ信號再經(jīng)由一LDRQ1信號線20輸出至該LPC控制主機30的LDRQ輸入腳位。
由上述的兩個實施例可知，不論在LPC匯流排上的周邊裝置需要作直接存儲器存取或匯流排主控器要求有多少(原本如有n個就需要有n個LDRQ輸入腳位)，只需通過該LDRQ控制裝置40，裝設(shè)于該各個串接周邊裝置上(除了離控制主機最遠的周邊設(shè)備不需要外)，經(jīng)由該LDRQ控制裝置40處理，將最后仲裁結(jié)果的LDRQ信號輸出至該LPC控制主機30，根據(jù)此串接架構(gòu)，該LPC控制主機30仍只需1個LDRQ輸入腳位，即可符合所有的直接存儲器存取或匯流排主控器運作需求，如此一來，對于LPC匯流排普及率提高與市面上的周邊裝置也日漸增多的情況下，LPC周邊裝置使用該LDRQ控制裝置40的串接架構(gòu)下，可使得該LPC控制主機30的LDRQ輸入端腳位數(shù)目不變，即可滿足多個LPC匯流排上的周邊裝置作直接存儲器存取或匯流排主控器運作，這樣不僅大大減少LDRQ輸入腳位數(shù)，亦符合LPC匯流排協(xié)定，也大大的減少該LPC控制主機30的制造成本。
以上所述，僅為本發(fā)明一較佳實施例而已，并非用來限定本發(fā)明實施的范圍，故舉凡依本發(fā)明申請專利范圍所述的形狀、構(gòu)造、特征及精神所為的均等變化與修飾，均應(yīng)包括于本發(fā)明的申請專利范圍內(nèi)。
綜上所述，本發(fā)明是有關(guān)于一種減少LPC控制主機的LDRQ輸入腳位數(shù)的方法及裝置，尤指LPC匯流排上需要直接存儲器存取或匯流排主控器要求的LPC控制主機的各種周邊設(shè)備；其先進性、實用性符合發(fā)明專利申請要件，故依法提出發(fā)明專利申請。
權(quán)利要求
1.一種減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是該LPC控制主機是串接至少一周邊裝置，且該周邊裝置是包含一LDRQ控制裝置，該方法是包括下列步驟于一第一時段，將輸入至該LDRQ控制裝置的LDRQ信號作解碼處理后得到DRQ信號；于一第二時段，將上一級輸入的該DRQ信號與本身的DRQ信號做優(yōu)先權(quán)的仲裁；于一第三時段，將經(jīng)過優(yōu)先權(quán)仲裁得到的該DRQ信號，經(jīng)編碼處理后的LDRQ信號輸出至下一級串接周邊裝置或該LPC控制主機的LDRQ輸入腳位。
2.根據(jù)權(quán)利要求1所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是在該第一時段步驟中，是利用一解碼電路裝置對該LDRQ信號進行解碼處理。
3.根據(jù)權(quán)利要求1所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是在該第一時段步驟中該LDRQ控制裝置輸入的LDRQ信號，為前一級串接周邊裝置輸出的LDRQ信號。
4.根據(jù)權(quán)利要求1所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是在該第二時段步驟中，是利用一DRQ控制電路裝置對該DRQ信號做優(yōu)先權(quán)的仲裁。
5.根據(jù)權(quán)利要求1所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是該本身的DRQ信號，為直接存儲器存取或匯流排主控器要求的DRQ信號。
6.根據(jù)權(quán)利要求1所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是該第二時段步驟的DRQ信號的優(yōu)先權(quán)的仲裁，是以該上一級串接周邊裝置與該本身裝置的功能重要性決定。
7.根據(jù)權(quán)利要求1所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是在該第三時段步驟中，是利用一編碼電路裝置對該DRQ信號進行編碼處理。
8.根據(jù)權(quán)利要求1所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是是用于多個與LPC控制主機串接的周邊裝置上。
9.根據(jù)權(quán)利要求8所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是該多個與LPC控制主機串接的周邊裝置的串接排列順序是依其功能重要性排列。
10.根據(jù)權(quán)利要求1所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是該LPC控制主機只需一個LDRQ輸入腳位。
11.根據(jù)權(quán)利要求1所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的方法，其特征是該LDRQ信號及該DRQ信號的輸出輸入信號為二進位碼。
12.一種減少LPC控制主機的LDRQ輸入腳位數(shù)的裝置，其特征是該裝置是為一LDRQ控制裝置，該LPC控制主機是串接至少一周邊裝置，該LDRQ控制裝置是裝設(shè)于該周邊裝置內(nèi)，主要構(gòu)造包括有一解碼電路裝置，將輸入的LDRQ信號作解碼轉(zhuǎn)換為DRQ信號；一控制電路裝置，將輸入的DRQ信號和該本身的DRQ信號做優(yōu)先權(quán)的仲裁；一編碼電路裝置，將輸入的DRQ信號作編碼轉(zhuǎn)換為LDRQ信號，將該LDRQ信號輸出至該下一級串接周邊裝置或該LPC控制主機的LDRQ輸入腳位。
13.根據(jù)權(quán)利要求12所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的裝置，其特征是該解碼電路裝置，是將該LDRQ信號還原被編碼的信號。
14.根據(jù)權(quán)利要求12所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的裝置，其特征是可裝設(shè)于多個與LPC控制主機串接的周邊裝置上。
15.根據(jù)權(quán)利要求14所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的裝置，其特征是該多個與LPC控制主機串接的周邊裝置的串接排列順序是依其功能重要性排列。
16.根據(jù)權(quán)利要求12所述的減少LPC控制主機的LDRQ輸入腳位數(shù)的裝置，其特征是該LPC控制主機只設(shè)置一個LDRQ輸入腳位。
全文摘要
一種減少LPC控制主機的LDRQ輸入腳位數(shù)的方法及裝置，其特征是一LDRQ控制裝置裝設(shè)于LPC匯流排上需作直接存儲器存取或匯流排主控器要求的LPC控制主機各種周邊設(shè)備，且串接該各種周邊設(shè)備的LDRQ腳位，該LDRQ控制裝置是包括一解碼電路裝置、一DRQ控制電路裝置及一編碼電路裝置，其LDRQ信號通過該解碼電路裝置解碼為DRQ信號，再經(jīng)過該DRQ控制電路裝置作優(yōu)先權(quán)的仲裁，再將其仲裁結(jié)果的DRQ信號輸出至該編碼電路裝置，將DRQ信號轉(zhuǎn)變?yōu)長DRQ信號輸出至該下一級串接周邊裝置或LPC控制主機的LDRQ輸入腳位，使得LPC控制主機只需一個LDRQ輸入腳位，進而降低該LPC控制主機的制造成本，而具實用性。
文檔編號G06F13/10GK1395182SQ02141069
公開日2003年2月5日 申請日期2002年7月12日 優(yōu)先權(quán)日2002年7月12日
發(fā)明者胡志維, 連家駿, 黃心威 申請人:威盛電子股份有限公司