專利名稱：基于fpga的51核ic卡硬件仿真器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基于FPGA的51核IC卡硬件仿真器電路結(jié)構(gòu)。
由于早期的設(shè)計(jì)通常是用指令替換或者硬件中斷的方式，由于這兩種方式的缺陷，使得常常有設(shè)置斷點(diǎn)個(gè)數(shù)限制、不能實(shí)時(shí)仿真等等的缺陷，而近年來流行的以仿真芯片為核心的方式又極其依賴仿真芯片的功能，加上每款芯片的仿真系統(tǒng)都要有相應(yīng)的仿真芯片來支持，仿真芯片的設(shè)計(jì)、流片、生產(chǎn)變成了仿真系統(tǒng)的瓶頸，另外，若是為了小批量的芯片設(shè)計(jì)再設(shè)計(jì)仿真芯片，會(huì)產(chǎn)生設(shè)計(jì)、生產(chǎn)仿真芯片的巨額費(fèi)用而導(dǎo)致產(chǎn)品開發(fā)的失敗。
由于上述缺點(diǎn)，使得CPU產(chǎn)品的仿真系統(tǒng)在上述各種方式在性能、設(shè)計(jì)上具有一定的局限性，也限制了在CPU產(chǎn)品的仿真系統(tǒng)的發(fā)展。
下載到FPGA中的IP包含3個(gè)部分1.8031IC卡IP執(zhí)行所有的指令2.仿真功能的電路IP實(shí)現(xiàn)各種模式下的run，step，stop，reset，breakpoint的功能3.EEPROM的適配電路IP完成EEPROM解碼電路后出來信號(hào)到非易失性RAM信號(hào)的轉(zhuǎn)換以上3個(gè)IP都是用verilog以及vhdl語言完成，并且有機(jī)的結(jié)合在一起，形成了一個(gè)有仿真功能的電路IP。
本發(fā)明中FPGA完成程序下載，斷點(diǎn)設(shè)置，MMU，而外圍電路作代碼存儲(chǔ)，斷點(diǎn)設(shè)置用途。
本發(fā)明的EEPROM的適配電路使外接非易失性RAM可替代EEPROM進(jìn)行工作。本發(fā)明進(jìn)一步的實(shí)現(xiàn)方案敘述如下仿真器系統(tǒng)的設(shè)計(jì)是利用對(duì)RST控制、外部中斷，監(jiān)控程式等技術(shù)實(shí)現(xiàn)全速、跟蹤、斷點(diǎn)、單步、暫停等仿真功能，整個(gè)仿真器系統(tǒng)可以分為兩大模塊底層控制硬件a.硬件系統(tǒng)b.監(jiān)控程式PC界面a.用戶界面b.并口通訊線程硬件系統(tǒng)底層仿真控制硬件系統(tǒng)的組成包括FPGA、外圍存儲(chǔ)單元(ROM、RAM、非易失性RAM以及斷點(diǎn)RAM)、與PC接口電路、電源電路。
硬件系統(tǒng)采用10V單電源供電，F(xiàn)PGA配置端口通過接口電路與PC機(jī)并口連接，在PC的控制下實(shí)現(xiàn)FPGA配置的完成。實(shí)現(xiàn)與仿真硬件系統(tǒng)之間的雙向數(shù)據(jù)傳輸，完成PC端對(duì)FPGA的配置、將程序代碼及調(diào)試信息下載到相應(yīng)的外圍ROM和RAM中，其中ROM存儲(chǔ)下載的程序代碼，用于仿真51核IC卡內(nèi)部的程序存儲(chǔ)器、RAM用于仿真51核IC卡內(nèi)部的RAM、非易失性RAM用于仿真51核IC卡內(nèi)部的EEPROM、斷點(diǎn)RAM用于保存設(shè)置的斷點(diǎn)信息(包括ROM的斷點(diǎn)，EEPROM的斷點(diǎn)，XRAM的斷點(diǎn))。
當(dāng)FPGA進(jìn)入正常工作狀態(tài)后，嵌于其內(nèi)的51核CPU將執(zhí)行存儲(chǔ)于ROM、RAM或EEPROM中的程序，直到遇到斷點(diǎn)或被用戶暫停，系統(tǒng)會(huì)產(chǎn)生一個(gè)外部中斷1的下降沿的信號(hào)，IC卡仿真器進(jìn)入監(jiān)控程序，與PC機(jī)端的用戶程序進(jìn)行交互，將數(shù)據(jù)上傳并接受控制命令，從而實(shí)現(xiàn)了全速、跟蹤以及單步等功能。
監(jiān)控程序監(jiān)控程序運(yùn)行于仿真器電路板上的單片機(jī)中，它的功能是向通訊線程上傳特殊功能寄存器、內(nèi)部RAM、外部RAM以及EEPROM數(shù)據(jù)，接收界面線程下達(dá)的各種數(shù)據(jù)及命令然后執(zhí)行相應(yīng)的操作。其流程如圖5所示。
監(jiān)控程序的功能雖然很簡(jiǎn)單，但是它還必須滿足盡量少的占用單片機(jī)中用戶的可用資源的要求，這些資源一般是指堆棧，內(nèi)存，輸入輸出端口等等?？紤]到項(xiàng)目的特殊性，對(duì)于IC卡仿真器用戶來說，大部分輸入輸出端口是不可用的，因此端口資源對(duì)我們的項(xiàng)目是充足的；由于仿真器是利用單片機(jī)中斷的原理實(shí)現(xiàn)各種調(diào)試功能的，因此占用兩個(gè)字節(jié)的堆棧是不可避免的。
用戶界面(PC)1.支持源文件編輯功能，如新建文件(filenew)，編寫(write)，閱讀(read)，保存(save，saveas)，各種查找(find)，替換(replace)，撤銷(undo)，重做(redo)，語法變色(synax coloring)。
2.支持源文件設(shè)置斷點(diǎn)(setbreapoint)，取消斷點(diǎn)(remove breakpoint)，高亮度顯示錯(cuò)誤或警告行，高亮度顯示當(dāng)前PC所在行，運(yùn)行時(shí)檢查斷點(diǎn)的合法性。
3.動(dòng)態(tài)及時(shí)的顯示寄存器，內(nèi)部存儲(chǔ)器，外部存儲(chǔ)器，ROM，EE的值，并且對(duì)那些運(yùn)行前后發(fā)生變化的值，以紅色顯示。
4.內(nèi)置編譯，就是用戶在編輯完源文件后可以在當(dāng)前環(huán)境下就對(duì)源文件進(jìn)行編譯，程序需要對(duì)編譯信息給出輸出，以指導(dǎo)用戶是否發(fā)聲錯(cuò)誤，錯(cuò)誤在那一行，并且雙擊相關(guān)的錯(cuò)誤信息，程序?qū)⒆詣?dòng)定位到相應(yīng)源文件的對(duì)應(yīng)行。
5.內(nèi)置調(diào)試，在用戶通過編譯程序生成hex文件后，用戶可以在當(dāng)前環(huán)境下，直接啟動(dòng)單步調(diào)試，運(yùn)行到光標(biāo)，全速運(yùn)行，設(shè)置斷點(diǎn)(包括編輯時(shí)刻和運(yùn)行時(shí)刻)，以及程序停止后，對(duì)當(dāng)前值的顯示與修改。
并口通訊線程運(yùn)行于PC機(jī)的仿真器用戶界面進(jìn)程(下簡(jiǎn)稱界面線程)需要主動(dòng)完成以下與硬件有關(guān)的功能FPGA的配置、單片機(jī)程序代碼的下載、調(diào)試用戶應(yīng)用程序時(shí)各種控制命令的下發(fā)、斷點(diǎn)信息的設(shè)置與清除、特殊功能寄存器內(nèi)容讀入與修改以及內(nèi)部外部存儲(chǔ)器(包括內(nèi)部RAM，外部RAM，EEPROM)內(nèi)容的讀入與修改；運(yùn)行于仿真器電路板端單片機(jī)內(nèi)的監(jiān)控程序(下簡(jiǎn)稱監(jiān)控程序)需要主動(dòng)完成在到達(dá)斷點(diǎn)后通知PC機(jī)端的界面線程，完成數(shù)據(jù)上傳。以上這些功能都通過PC機(jī)的并行端口作為通訊中介來完成。其功能結(jié)構(gòu)如圖6。
本發(fā)明在不降低系統(tǒng)性能的條件下，利用FPGA技術(shù)，把IP以及控制電路集成再FPGA內(nèi)部，通過外圍電路、電源以及PC，方便的完成了51核IC卡的仿真開發(fā)。本發(fā)明電路間接明了，實(shí)施方便，成本不高，效果良好。
圖2是本發(fā)明的FPGA內(nèi)部結(jié)構(gòu)的框圖，圖中的FPGA是xilinx xc 2s200PQ208-5。
圖3是本發(fā)明的仿真芯片運(yùn)行模式的功能框圖。
圖4是本發(fā)明的斷點(diǎn)以及暫停模式的功能框圖。
圖5是監(jiān)控程序流程圖。
圖6是并口通訊線程功能結(jié)構(gòu)圖。
電路圖用PROTEL99 SE設(shè)計(jì)。
監(jiān)控程序用8051匯編器進(jìn)行匯編，內(nèi)容可以參照P4的圖，生成hex碼最終在客戶程序匯編時(shí)嵌入客戶的hex碼中，用戶界面以及并口通訊線程用VC6.0編譯。
具體實(shí)現(xiàn)過程如附件所示。
權(quán)利要求
1.一種基于FPGA的51核IC卡硬件仿真器主要由PC，F(xiàn)PGA以及外圍器件組成，其特征是PC完成界面的顯示以及仿真的控制，通過并口和FPGA連接，F(xiàn)PGA用于完成硬件仿真，外圍器件RAM實(shí)現(xiàn)下載程序和斷點(diǎn)信息的存儲(chǔ)，以及EEPROM的模擬。
2.根據(jù)權(quán)利要求1所述的基于FPGA的51核IC卡硬件仿真器，其特征是8031的IP以及附加的控制電路，即仿真控制電路以及EEPROM的適配電路集成于FPGA中。
3.根據(jù)權(quán)利要求1所述的基于FPGA的51核IC卡硬件仿真器，其特征是程序下載，斷點(diǎn)設(shè)置，MMU的實(shí)現(xiàn)都直接通過FPGA完成，外圍電路作代碼存儲(chǔ)，斷點(diǎn)設(shè)置用途。
4.根據(jù)權(quán)利要求1所述的基于FPGA的51核IC卡硬件仿真器，其特征是EEPROM的適配電路使外接非易失性RAM即可替代EEPROM進(jìn)行工作。
5.根據(jù)權(quán)利要求1所述的基于FPGA的51核IC卡硬件仿真器，其特征是RAM用于仿真51核IC卡內(nèi)部的程序存儲(chǔ)器，RAM用于仿真51核IC卡內(nèi)部的RAM，非易失性RAM用來仿真51核IC卡內(nèi)部的EEPROM，斷點(diǎn)RAM用于保存設(shè)置的斷點(diǎn)信息。
全文摘要
本發(fā)明是用于51核IC卡的硬件仿真系統(tǒng)。一種完全基于FPGA的硬件仿真器系統(tǒng)?，F(xiàn)有技術(shù)依賴于仿真芯片的功能，由于芯片的生產(chǎn)成本高，因此該缺陷限制了仿真系統(tǒng)的發(fā)展。本發(fā)明提出一種簡(jiǎn)單的電路結(jié)構(gòu)，，將IP內(nèi)核以及控制電路全部集成在FPGA內(nèi)部，并且附加了EEPROM的適配電路，外圍僅需少量RAM即可完成所有仿真功能。電路由FPGA，RAM，非易失性RAM，電源，以及PC端軟件組成，可以方便的完成對(duì)51核IC卡的仿真開發(fā)。
文檔編號(hào)G06F9/455GK1421776SQ0214503
公開日2003年6月4日 申請(qǐng)日期2002年11月4日 優(yōu)先權(quán)日2002年11月4日
發(fā)明者柏志斌, 吳大畏, 張利明 申請(qǐng)人:上海復(fù)旦微電子股份有限公司